数字时钟论文.doc

郑州科技学院
电子仿真设计(论文)

设计题目数字时钟
学生姓名杨阳
专业班级 08电气(二)班
学号 200626084
所在系电子工程系
任课教师赵明东
完成时间 2010年5月14日

设计一种多功能数字钟,该数字钟具有基本功能。基本功能部分的有准确计时,以数字形式显示时、分、秒的时间和校时功能。,在电路中,基本功能部分由主体电路实现,。在计时出现误差时电路还可以进行校时和校分,并且要用数码管显示时、分、秒,各位均为两位显示。

基本功能:
(1)准确计时,以数字形式显示时,分,秒的时间
(2)校正时间


根据设计要求首先建立了一个数字钟电路系统的组成框图,框图如图1所示。
时显示
分显示
秒显示
译码器
译码器
译码器
时计数器
分计数器
秒计数器
校时校分电路校
信号发生器
图1
由图1可知,电路的工作原理是:信号发生器产生的脉冲信号作为数字钟的振源。秒计数器计满60后向分计数器个位进位,分计数器计满60后向小时计数器个位进位。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分。

数字电子钟的设计方法很多种,例如,可用中小规模集成电路组成电子钟;也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟;还可以利用单片机来实现电子钟等。
在本次设计,电路是由许多单元电路组成的,因此首先必须对各个单元电路进行设计。
主体电路部分
计数电路
计数器是一种计算输入脉冲的时序逻辑网络,被计数的输入信号就是时序网络的时钟脉冲,它不仅可以计数而且还可以用来完成其他特定的逻辑功能,如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和一个二十四计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时,反馈门不起作用,只有当进位脉冲到来时,反馈信号将计数电路清零,实现相应模的循环计数。以六十进制为例,当计数器从00,01,02,……,59计数时,反馈门不起作用,只有当第60个秒脉冲到来时,反馈信号随即将计数电路清零,实现模为60的循环计数。
下面将分别介绍60进制计数器和二十四小时计数器。
(一)60进制分秒计数器
电路如图2所示
图2
电路中,7490N作为十位计数器,在电路中采用六进制计数;7490N作为个位计数器在电路中采用十进制计数。当7490N的14脚接信号发生器时74LS90开始工作,它计时到10时向十位计数器7490N进位。下面对电路中所用的主要元件及功能介绍。
①十进制计数器 74LS90
7490N是二—五—十进制计数器,它有两个时钟输入端CKA和CKB。其中,CKA和组成一位二进制计数器;CKB和组成五进制计数器;若将与CKB相连接,时钟脉冲从输入,则构成了8421BCD码十进制计数器。7490N有两个清零端R0(1)、R0(2),两个置9端R9(1)和R9(2),74LS90的管脚图如图(3)。
图3
(二) 二十四进制小时计数电路
图4
由图4可知二十四进制的小时计数器,是由由两片7490N构成的同步计数器7490N上边已经介绍过这里就不再多做赘