入门指导.pptx

1、概述
2、交叉开关配置
3、系统时钟源
4、系统复位
5、JTAG接口的在系统调试
6、单片机的初始化设置
1、概述
C8051F020器件是完全集成的混合信号系统级MCU 芯片,具有64 个数字I/O 引脚(C8051F020/2)或32 个数字I/O 引脚(C8051F021/3)。下面列出了一些主要特性:
􀁹高速、流水线结构的8051 兼容的CIP-51 内核(可达25MIPS)
􀁹全速、非侵入式的在系统调试接口(片内)
􀁹真正12 位(C8051F020/1)或10 位(C8051F022/3)、 100 ksps 的8 通道ADC,带PGA和模拟多路开关
􀁹真正8 位500 ksps 的ADC,带PGA 和8 通道模拟多路开关
􀁹两个12 位DAC,具有可编程数据更新方式
􀁹 64K 字节可在系统编程的FLASH 存储器
􀁹 4352(4096+256)字节的片内RAM
可寻址64K 字节地址空间的外部数据存储器接口
􀁹硬件实现的SPI、SMBus/ I2C 和两个UART 串行接口
􀁹 5 个通用的16 位定时器
􀁹具有5 个捕捉/比较模块的可编程计数器/定时器阵列
􀁹片内看门狗定时器、VDD 监视器和温度传感器
CIP-51TM CPU
与8051 完全兼容
C8051F020 系列器件使用Silicon Labs 的专利CIP-51 微控制器内核。CIP-51 与MCS-51TM指令集完全兼容,可以使用标准803x/805x 的汇编器和编译器进行软件开发。
CIP-51 内核具有标准8052 的所有外设部件,包括:
5 个16 位的计数器/定时器、
两个全双工UART、256 字节内部RAM、
128 字节特殊功能寄存器(SFR)地址空间、
8/4 个字节宽的I/O 端口。
CIP-51 采用流水线结构,与标准的8051 结构相比指令执行速度有很大的提高。
速度提高
在一个标准的8051 中,除MUL 和DIV 以外所有指令都需要12 或24 个系统时钟周期,最大系统时钟频率为12-24MHz。
而对于CIP-51 内核,70%的指令的执行时间为1 或2 个系统时钟周期,只有4 条指令的执行时间大于4 个系统时钟周期。
增加的功能
扩展的中断系统向CIP-51 提供22 个中断源(标准8051 只有7 个中断源),允许大量的模拟和数字外设中断微控制器。
MCU 可有多达7 个复位源:一个片内VDD 监视器、一个看门狗定时器、一个时钟丢失检测器、一个由比较器0 提供的电压检测器、VSTR 引脚及/RST 引脚。
MCU 内部有一个独立运行的时钟发生器,在复位后被默认为系统时钟。如果需要,时钟源可以在运行时切换到外部振荡器,外部振荡器可以使用晶体、陶瓷谐振器、电容、RC 或外部时钟源产生系统时钟。
片内存储器
CIP-51 有标准的8051 程序和数据地址配置。
C8051F020中的CIP-51 还另有位于外部数据存储器地址空间的4K 字节的RAM 块和一个可用于访问外部数据存储器的外部存储器接口(EMIF)。
这个片内的4K 字节RAM 块可以在整个64K 外部数据存储器地址空间中被寻址(以4K 为边界重叠)。外部数据存储器地址空间可以只映射到片内存储器、只映射到片外存储器、或两者的组合(4K 以下的地址指向片内,4K 以上的地址指向EMIF)。EMIF 可以被配置为地址/数据线复用方式或非复用方式。
MCU 的程序存储器包含64K 字节的FLASH。该存储器以512 字节为一个扇区,可以在系统编程,且不需特别的外部编程电压。