数字锁相频率合成器实验报告..doc

课程设计实验报告
课程名称: 电子系统设计
题目名称: 数字锁相频率合成器
学生学院: 信息工程学院
专业班级:
学号:
学生姓名:
指导教师:
2014年 05 月31 日
课程任务
根据锁相环原理,确定电路形式,画出电路图;
计算电路元件参数,正确选取元器件,利用Proteus软件进行仿真;
画出原理图、PCB图;
制作电路板,组装、焊接电路;
调试、测试电路功能,撰写课程设计报告。
课程目的
1、能够在设计中综合运用所学知识解决实际问题。
3、初步掌握工程设计的一般方法,具备一定的工程设计能力。
,培养科学精神和严谨的工作作风。
三、实验原理
频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算,产生具有同样稳定度和精确度的大量离散频率的过程。用锁相环迫使压控振荡器 (VCO)的频率锁定在高稳定的参考频率上,从而获得多个稳定频率,故又称锁相式频率合成。数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。当压控振荡器发生频率漂移时,鉴相器输出的控制电压也随之变化,从而使压控振荡器频率始终锁定在N倍的参考频率上,改变可变分频器的分频比,便可改变频率合成器的输出频率。
四、设计指标
1利用锁相环设计的频率合成器:
2要求:输入频率fi=100 Hz;
3输出频率fO=100Hz~ KHz;
4倍频系数:N=1~999
五、实验测试要求
,即压控振荡器曲线;
;
:K=Δf/ΔV;
:fL~fH;
。
六、Protues仿真
模块电路图
CD4046锁相环模块

分频器模块
(3)555波形发生模块
电源及电路保护模块
设计过程
系统框架
振荡源设计
555 定时器成本低,性能可靠,只需要外接几个电阻、电容,就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
N分频的设计
单片CD4522频率合成器构成1-9kHz变化。
CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端,Q1—Q4是计数器输出端,其余控制端的功能如下:
PE(3)=1时,D1—D4值置进计数器EN(4)=0,且CP(6)时,计数器(Q1—Q4)减计数;CF(13)=1且计数器(Q1—Q4)减到0时,QC(12)=1
Cr(10)=1时,计数器清零。
单片4522分频器,拨盘开关为BCD码开关,如当数据窗口显示3时则A和1,2相连;当显示5时,则A和14相连,其余类推。4个100K电阻用来保证当拨盘开关为某脚不
和A相连,也就是悬空时,为低电平。工作过程是这样的:设拨盘开关拨到N,当某时刻PE(3)=1,
则N置到IC内的计数器中,下一个CP来时,计数器减计数变为N-1,……,一直到第N个CP来时,计数器为0。这时由于CF(13)=1,所以QC(12)=1,也即PE(3)=1又恢复到开始状态,开始一个新的循环。很显然,每来个N个CP,QC(12)就会出现一个高电平,也就是QC(12)应是CP的N分频信号。组成1-9KHz频率合成器
用三片4522组成1——999HHZ频率合成器
如下图,最终应做到拨盘开关的数值是多少,VCO输出信号的频率就是多少KHz。
锁相环参数设计
本设计中,M固定,N可变。基准频率f’1定为100Hz,改变N值,使N=1~999,则可产生f2=100Hz—。锁相环锁存范围:
fmax=1M~
fmin=100~1KHz
则fmax/fmin=1K~11K
使用相位比较器PC2
1)若R2≠∞,则由fmax/fmin=1K-11K
由右图大概确定R2/R1的值约为(1-10)K
选定R1=10KΩ,可得R2=(100-500)KΩ。
选定Vdd=5-10v,参照右图与fmin=100~1kHz可求出8 C1=2*10-4uF
2)若R2=∞,由fo=fmax/2=500KHz,参照图5并选定Vdd=5~10v,可得C1=*10-4~2*10-4uF
又2fc=fmax+fmin=(~1001)kHz,
2fl=fmax-fmin=(99,9~999)kHz,
T1=R3*C2 最终算出
R3*C2=2π*fl/(2πfc)2 =
令R3