数字电子技术课程设计-数字钟与智能台灯的设计与实现.doc

数字电子技术课程设计
实****课题:数字钟的设计
信息科学与工程学院
信息
目录
设计目的 ………………………………………1
设计要求………………………………………1
总体概要设计……………………………………1
分模块设计与分析………………………………3
电路的安装与调试………………………………7
总结………………………………………………8
元器件清单………………………………………9
参考文献和辅助工具……………………………9
数字钟设计工程附图…………………………10

进一步掌握各芯片的逻辑功能及使用方法。
进一步掌握数字钟的设计方法和和计数器相互级联的方法。
进一步掌握数字系统的设计和数字系统功能的测试方法。
进一步掌握数字系统的制作和布线方法。


数字钟具有显示时、分、秒的功能;
有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;
计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时,报时声音四低一高;
并且要求走时准确。

画出电路原理图(或仿真电路图);
元器件及参数选择,有相关原器件清单;
,并能发现问题和解决问题。
,附上有关资料和图纸,有心得体会。
:
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。
图1 数字钟的组成框图
⑴晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的脉冲,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路
分频器电路将32768Hz的高频方波信号经74LS4060和74LS250的二分频的分频后得到1Hz的方波信号,可以供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,时个位和时十位计数器
可以设计为12进制计数器或者24进制计数器,我们这里根据自己的意愿设计成24进制计数器。
⑷译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。
⑸数码管
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计采用的为LED数码管。

1)晶体振荡器电路
晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。
图2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。
从有关手册中,可查得C1、C2 分别为20pF,和200PF当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为20MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。
脉冲输出端
图2 晶体振荡器电路图
2)分频器电路
通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32767Hz的振荡信号分频为1HZ的分频倍数为32767(215),即实现该分频功能的计数器相当于15极2进制计数器。
本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。
CD4060计数为最高为14级2进制计数器,可以将32767HZ的信号分频为2HZ,而经过74LS90可以将它分为1HZ的信号。如图