大工18春《数字电路与系统》在线作业2.doc

(单选题) 1: 全加器与半加器相比,根本区别在于?( )
A: 全加器考虑了加数
B: 全加器考虑了被加数
C: 全加器输入端考虑了来自低位的进位
D: 以上都不正确
正确答案:
(单选题) 2: 下列哪项可以影响组合逻辑电路某一时刻的输出?( )
A: 电路的原有状态
B: 此时刻前的输入
C: 此时刻前的输出
D: 此时刻的输入
正确答案:
(单选题) 3: 基本RS触发器有几个稳定状态?( )
A: 一个
B: 两个
C: 三个
D: 四个
正确答案:
(单选题) 4: 把时钟JK触发器的两个输入端连接在一起可以构成一个时钟( )触发器。
A: RS
B: JK
C: D
D: T
正确答案:
(单选题) 5: TTL维持阻塞D触发器在( )触发。
A: 时钟脉冲上升沿
B: 时钟脉冲下降沿
C: 时钟脉冲上升沿和下降沿都可
D: 时钟脉冲上升沿和下降沿都不可
正确答案:
(单选题) 6: 7485是一个( )。
A: 译码器
B: 编码器
C: 触发器
D: 数值比较器
正确答案:
(多选题) 1: 组合逻辑电路的构成具有哪些特点?( )
A: 电路的输出与输入之间不存在反馈电路
B: 电路中不含记忆单元
C: 电路中不含延迟单元
D: 电路中的信号是单向传输的
正确答案:
(多选题) 2: 按照触发器翻转是否与计数脉冲同步分类,计数器可以分为( )。
A: 二进制计数器
B: 非二进制计数器
C: 同步计数器
D: 异步计数器
正确答案:
(多选题) 3: 下列说法正确的有?( )
A: 译码是编码的逆过程
B: 译码器的功能是将输入的二进制代码译成对应的输出信号或者另一种形式的代码
C: 译码器通常是一个单输入多输出的组合逻辑电路
D: 二进制译码器是一种常见的译码器
正确答案:
(多选题) 4: 下列哪些属于数据选择器?( )
A: 7442
B: 74151
C: 74153
D: 7485
正确答案:
(多选题) 5: 时序逻辑电路的信号与下列哪些因素有关?( )
A: 当时的输入信号
B: 以前的状态
C: 以前的输入信号
D: 初始状态
正确答案:
(多选题) 6: 触发器具有哪些特点?( )
A: 具有稳定的1状态和0状态
B: 触发器的状态可以自行保持
C: 在外加输入信号作用下,触发器可以改变状态
D: 触发器具有记忆功能
正确答案:
(判断题) 1: 基本RS触发器是组成各类触发器的基础。
A: 错误
B: 正确
正确答案:
(判断题) 2: 实现组合逻辑函数的逻辑电路,实际设计过程中应根据电路的具体要求和器件资源来决定。
A: 错误
B: 正确
正确答案:
(判断题) 3: 时钟触发器的抗干扰能力较差。
A: 错误
B: 正确
正确答案:
(判断题) 4: 在同步时序逻辑电路的分析中,次态值和触发器的类型没有关系。
A: 错误
B: 正确
正确答案:
(判断题) 5: 基本RS触发器可以通过统一的控制信号控制其转换时刻。
A: 错误
B: 正确
正确答案:
(判断题) 6: 同步时序逻辑电路的分析过程实