多功能数字钟的设计及制作.docx

多功能数字钟的设计及制作
摘要:数字电子钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时准确、显示直观、无机械传动装置等优点,因而得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。本设计实验以中规模数字集成电路为主,介绍一种数字电子钟的设计方法。本实验用555定时器组成的多谐振荡器、计数器、显示器和校时电路组成。本实验采用了74LS系列中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。通过本次设计实验与制作:进一步加强数字电路综合运用能力,掌握数字电路的设计技巧,增进实践能力;熟悉数字电子钟的工作原理;了解并掌握数字电子钟系统设计、组装、调试及故障排除方法。
关键词:数字电子钟计数器显示器校时电路调试
1设计内容及要求
:用中、小规模集成电路设计一个能显示时、分、秒,并能校时的数字电子钟。
要求:(1)小时12进1,分秒60进1。
(2)由555电路产生1Hz秒信号。
(3)秒、分为六十进制计数器。
(4)时为十二进制计数器。
(5)可手动校正:能分别进行时、分的校正。只要将开关置于手动位置可分别对时、分进行手动脉冲输入调整或连续脉冲输入的校正。
(6)提出至少两种设计方案,并优选方案进行设计。
(7)撰写符合学校要求的课程设计说明书。
2方案选择

要设计一个能显示时、分、秒,并能校时的数字电子钟,本设计的主体电路用芯片74LS161和74LS192来构成,在有脉冲输入的情况下来实现电路的进位,并合理地显示时、分、秒。

利用74LS161和74LS192共同组成主体电路的时、分、秒分级电路,来分别实现时、分、秒的计时和进位。74LS161和74LS192都有置数功能,很容易实现时12进1的功能和分、秒60进1 的功能。设计电路结构简单、较易控制。
方案一的系统框图:如图2-1所示:
图2-1 方案一的系统框图
由图2-1可见,数字电子钟由以下几部分组成:多谐振荡器;校时电路;六十进制分、秒计数器12进制计时计数器;以及秒、分、时的译码显示部分等。由555定时器组成的多谐振荡器产生的脉冲信号进入秒计数器的74LS192芯片,通过译码器在数码管上显示秒的个位计时,秒个位的进位信号输入秒计数器的74LS161芯片,进行秒十位的计时;秒十位的进位信号输入分计数器的74LS192
芯片,进行分个位的计时,分个位的进位信号输入分计数器的74LS161芯片,进行分十位的计时;分十位的进位信号进入时计数器的74LS192芯片,进行时个位的计时,时个位的进位信号输入时计数器的74LS161芯片,进行时十位的计时;中间通过门电路来控制时、分、秒的十位六进制。在时计数器中,分别对74LS192和74LS161芯片的置数功能来实现12进1的操作。
、秒60进制计数器
74LS192为十进制计数器,TCU为进位端,74LS161为二进制计数器,和与非门组成六进制计数,当74LS161计数至6(0110)时,与非门发出清零信号使74LS161清零。同时74LS192也清零,完成60进制计数。秒和分的计数器结构完全相同。当秒的十位在清零时也同时向分的个位发一个脉冲,使分加1。
秒60进制计数器如图2-2所示。
图2-2 秒60进制计数器的图

将74LS161的Q0和74LS192的QO和Q1作为与非门输入端,当74LS161加至1(0001)并且74LS192加至3(0011)时,与非门发出低电平信号。如下图:
图2-3 时12进制计数器的图

译码是把给定的代码进行进译,本设计即是将时、分、秒计数器输出的四位二进制代码进译为相应的十进制数,并通过显示器显示。通常显示器与译码器是配套使用的。我们选用的七段译码(74LS48)数码管是公阴接法。

校时电路是数字钟的基本功能,对校时电路的要求是在小时校正时不影响分、秒的正常计数。在分校正时不影响秒、小时的正常计数。校时电路参考图如图2-4所示。图中,S1为时校正开关,S2为分校正开关。校时脉冲采用1Hz的秒脉冲,因校时电路为组合电路,图中C1C2为消抖电容。如果电容C1C2消抖作用不好,可另设计消抖开关电路。
图2-4 校时电路参考图

1脚为地;2脚为触发输入端;3脚为输出端,输出的电平状态受触发器控制,而触发器受上比较器6脚和下比较器2脚的控制。当触发器接受上比较器A1从