2EIA嵌入式系统体系结构.pdf

一、嵌入式系统硬件基础
•冯·诺依曼体系结构和哈佛体系结构
EIA嵌入式系统体系结构•与
•影响性能的因素
•存储器系统
•接口
典型嵌入式系统基本组成-硬件冯·诺依曼体系结构模型
电源外围电路存储器

模块指令寄存器程序
微处理器控制器指令
时钟指令
指令
指令
指令
复位
数据通道数据
输入输出
中央处理器数据
数据
外设数据

哈佛体系结构 CISC和RISC
:复杂指令集()
地址程序存储器具有大量的指令和寻址方式
指令寄存器
指令0 原则: 的程序只使用的指令
控制器指令1
指令
指令2 大多数程序只使用少量的指令就能够运行。
地址数据存储器:精简指令集(
数据通道
输入输出
数据0 在通道中只包含最有用的指令
中央处理器数据1
数据
数据2 确保数据通道快速执行每一条指令
使硬件结构设计变得更为简单
1
CISC与RISC的数据通道影响CPU性能的因素:流水线、超标量
和缓存
•流水线技术:几个指令可以并行执行
开始 IF ID ALU MEM REG 退出提高了CPU的运行效率
内部信息流要求通畅流动
微操作通道
Add 取指译码执行add
Sub 取指译码执行sub
开始 IF ID REG ALU MEM 退出
Cmp 取指译码执行cmp
单通数据通道
时间
超标量执行高速缓存(CACHE)
1、为什么采用高速缓存
超标量执行:超标量CPU采用多条流水线结构微处理器的时钟频率比内存速度提高快得多,高速缓存
指令CACHE 可以提高内存的平均性能。
2、高速缓存的工作原理
高速缓存是一种小型、快速的存储器,它保存部分主存
预取预取内容的拷贝。
流译码1 流译码1
水译码2 水译码2 数据
线线高
执行1 执行1 速
1 2 CACHE
缓
执行2 执行2
CPU 存主存
控
制地址
数据器
数据
Why Embedded Intel Architecture? EIA(Embedded intel Architecture)
• EIA processors, chipsets, software Initiatives, and other building • Intel® Xeon™ Processors
blocks help provide bination of performance, scalability, and • Intel® Pentium® M Processors
software一based upgradeability needed to meet the growing
requirements of works at multiple levels of the • Intel® Pentium® 4Processors
OSI Application Services Layer. • Intel® Pentium® III Processors
• EIA processors provide t