华理数字逻辑 实验二 全加器.doc

实验目的
掌握实验的基本操作规范,并设计一个简单的组合逻辑电路。
以下试验,用74LS00(包含6个2输入与非门)实现:
1、验证半加器电路;
2、设计实现一个全加器电路;
实验内容
注意:接正电源,GND接地。不用的输入管脚不能悬空,或地(还是接地)。
1、测试74LS00(四2输入端与非门)逻辑功能
将74LS00正确接入面包板,注意识别1脚位置,按表1要求输入高、低电平,测出相应的输出逻辑电平,验证Y=。

74LS00逻辑功能测试表
2、验证半加器电路。

按上图接线,验证半加器。
3、全加器电路。
设计并画出全加器实验线路图,接线并验证全加器真值表。(提示:利用上图的半加器。)
输入是A、B、Ci-1,输出是和S和进位Ci 。
电路图



(1)与非门形式为

(2)电路图为:


实验操作及运行结果
实验仪器和设备:数字逻辑实验箱EEEC-010B 1台,元器件:74LS00 3块,导线若干;
(四2输入端与非门)逻辑功能,按上面74LS00功能验证电路图,依次输入不同的信号,记录输出信号如下:


1A
1B
1Y
2A
2B
2Y
3A
3B
3Y
4A
4B
4Y
0
0
1
0
0
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
1
1
0
数据表明74LS00的对应输入输出符合Y=;
。
按上面图2所示的电路图连接电路,在A,B端输入不同的信号,记录输出端输出的数据,如下所示
A
B
C
S
0
1
0
1
1
0
0
1
1
1
1
0
0
0
0
0
数据表明此为一位二进制A和B相加,进位在C端输出,S端输出低位结果,此为半加器电路图;

电路图如上面电路图3