DSP硬件结构.ppt

第二章 TMS320C45x DSP硬件结构
系统控制
程序地址控制
数据地址控制
特殊功能寄存器
程序/数据
存储器
串行口
并行口
定时器/
计数器
中断
PAB
PB
CAB
CB
DAB
DB
EAB
EB
乘法器
加法器
算术逻
辑运算
桶形
移位器
CPU
比较器
控制界面
存储
控制
界面
外设
控制
界面
图、TMS320C54x DSP的内部硬件结构图
读/写方式
地址总线
程序总线
数据总线
PAB
CAB
DAB
EAB
PB
CB
DB
EB
程序读
√
√
程序写
√
√
单数据读
√
√
双数据读
√√
√√
长数据读
√(hw)√(lw)
√√
单数据写
√
√
数据读/数据写
√√
√√
双数据读/系数读
√√√
√
√√
外设读
√
√
外设写
√
√
表、各种寻址方式所用到的总线
一、总线结构
CLKOUT1
执行
译码
取指
N
N-1
N-2
N+1
N-1
N+2
N
N
N+1
图、三级流水线操作
二、流水线
P取预指
F取指
D译码
A寻址
R读数
X执行
用PC中内容
加载PAB
用读取到的指令加载PB
用PB的内容加载IR
对IR的内容译码
如果需要,用数据1
读地址加载DAB
如果需要用数据2读
地址加载CAB
修正辅助寄存器和
堆栈指针
读数据1,加载DB
读数据2,加载CB
如果需要,将数据3
写地址加载EAB
执行指令
用写数据
加载EB
三、中央处理单元
40位算术逻辑运算单元ALU
2个40位累加器
移位-16~30位的桶形移位寄存器
乘法器/
加法器单元
比较、选择和存储单元
指数编码器
3、1 算术逻辑运算单元
移位寄存器的输出
来自数据总线DB的数据存储器操作数
累加器A中的数据
累加器B中的数据
来自数据总线CB的数据存储器操作数
T寄存器中的数据
ALU的输出为40位被送到累加器A或B
溢出处理
双精度
进位
AG
AH
AL
保护位
高阶位
低阶位
累加器A
39-32
31-16
15-0
AG
AH
AL
保护位
高阶位
低阶位
累加器B
39-32
31-16
15-0
累加器A和B的差别仅在于累加器A的31-16位可以用作乘法器的一个输入
MUX
Sign control
Barrel shifter
(-16~31)
MSW/LSM
Write select
EB15-EB0
CB15-CB0
DB15-DB0
Legend:
A Accumulator A
B Accumulator B
C CB data bus
D DB data bus
T T register
16
16
C
D
A
B
40
40
B
A
SXM
TC(test bit)
ALU
40
16
CSSU
T:-16 through 31 range
ASM(4-0):-16 through 15 range
Instruction register immediate:-16
Through 15 or 0 through 15 range
图、桶形移位器的功能框图
To accumulator A/B
40
40
PB15-PB0
DB15-DB0
CB15-CB0
T
X MUX
Y MUX
Sign ctr
Sign ctr
XM YM
Multiplier(17*17)
Fract/int
XA
YA
Adder(40)
Zero detect Round SAT
MUX
Legend:
A Accumulator A
B Accumulator B
C CB data bus
D DB data bus
P PB program bus
T T register
17
17
OVA/OVB
ZA/ZB
OVM
0
A
B
From accumulator A
From accumulator B
40
T
D
A
P
A
D
C
17
FRCT
图、乘法器/加法器单元