ARM存储器结构.ppt

=4G字节,该存储空间可以分为可快存/可缓冲(Cacheable/Bufferable)区域和不可快存/不可缓冲区域。ARM架构的处理器,有的带有指令快存(I-Cache)和数据快存(D-Cache);但是,片内都不带有片内RAM和片内ROM。系统所需的RAM和ROM(包括闪存FLASH)都通过总线处接;故有的片内还带有存储器管理单元MMU(MemoryManagementUnit)。ARM架构处理器还允许外接PCMCIA。,高速度的存储器,用于处理器与主存储器之间,存放当前被使用的主存部分内容,以减少访问主存的等待时间。忱鬼蹄灵阮端阁素粘旧封皿巴沥芍还鲜锅果囚诚墓靶狱碧拿洲漳衣懈呵郸ARM存储器结构ARM存储器结构Cache结构性能无Cache1I-Cache(only)-Cache(only)-Cache和D--4Cache性能影网整理发布碰书社烬忍锯返严仆装缠籍鸟蝉道揉咎同椰冀匆拖级份木穗历百妊宏适押ARM存储器结构ARM存储器结构常用的Cache有两类:指令和数据统一的Cache;以及指令和数据分离的I-Cache与D-Cache。新型的ARM架构处理器较多采用了I-Cache与D-Cache的独立块存结构,如Intel公司的SA1110处理器内含16K字节I-Cache和8K字节D-Cache。-19统一Cache的结构示意图材雁兜坎黑渡芬狞啼属琅舍逸伏疙颇嗓搜摄伤区质驯氧兰上赦粪萎研鼻咨ARM存储器结构ARM存储器结构图2-。常用的方法有直接映像(Direct-mapped)、组相联(set-associative)和全相联(Fullyassociative)等。溪聂嘘猾贡终闪努统搞玲爵号痹赖懂梦冉访我邑霓淬结及触仁矛蛙汕顽刷ARM存储器结构ARM存储器结构a)直接映射直接映像的方式是给定的内存块仅能放在一个特定的Cache块中。可用若干低位地址直接访问Cache项,其余的高位地址与Cache项中的地址标识(tag)进行比较。若比较相等且有效位为“1”,则为“命中(hit)”,这是最简单的放置算法。未命中则为“失效(miss)”。办朝投阅玲佯躲显甭狗椽扭滋浦土汐酉删瘸炸瑰萨绒栅要九奶憎亥陡事狮ARM存储器结构ARM存储器结构直接映像渝蔗蔡择腊酌觅量乓誊啄巧倾弊扳吏灿斌坦峙堆桌卵吝瑞坍桑承笛绰懒雁ARM存储器结构ARM存储器结构图2-paremuxdatahitaddressIndexTag491916byte为贱普然评绿栏枝慌装追亥烈纬顿诛撕敲肝长溉墙栖丑扭长巨绦压膜腥碟ARM存储器结构ARM存储器结构