多功能数字钟的设计及制作.doc

。我们需要在先设计一个基本的数字钟,然后在此基础上增加校时电路。一个基本的数字钟由三个部分组成:秒脉冲产生电路,计数电路,译码显示电路,然后就是加上校时电路,一个四部分构成了本次设计的多功能数字钟,其总体方框图如图1-1译码显示电路译码显示电路译码显示电路十二进制时计数器六十进制秒计数器六十进制分计数器是校时电路分校时电路秒脉冲产生电路图1-。虽然此振荡器没有石英晶体稳定度和精确度高,由于设计简单而成为了设计时的首选。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可以方便地构成多谐振荡器。555定时器是数字脉冲产生的核心芯片,所以在了解其原理之前,我们需了解555定时器。555定时器逻辑符号如图2-1所示:图2-1555定时器逻辑符号管脚功能如表2-1所示:表2-1555定时器管脚说明THTRROUTD××LL接通>2/>1/HL接通<2/>1/H原状态原状态×<1/HH关断利用上述原理设计的多谐振荡器如图2-2所示:图2-2秒脉冲电路根据原理和元件图,结合一阶电路暂态过程的三要素法,可以计算出充放电的时间,两者相加即为脉冲周期,脉冲周期的倒数即为脉冲频率。充电过程的方程式:2/=Vcc+(1/-Vcc)e(t1/RC)t1=(R1+R2)C*㏑2=(R1+R2)C放电过程的方程式:1/=0+(2/-0)e(t1/RC)t2=R2*C㏑2=*C脉冲周期为:t=t1+t2=(R1+2R2)C脉冲频率为:f=1/t=/(R1+2R2)C令R1=15k,R2=68k,C=,()代入数据,计算得,f=≈1HZ基本满足实验要求。---五---十进制异步计数器。它有两个时钟输入CKA和CKB,其中,CPA和Q0组成一位二进制计数器,CKB和Q1Q2Q3组成五进制计数器,若将Q0与CKB相连接,时钟脉冲从CKA输入,则构成了84212BCD码十进制计数器。74LS具有异步清零和异步置九的功能。当R0全是高电平,R9至少有一个为低电平时,实现异步清零。当R0至少有一个低电平,R9全是高电平时,实现异步置九。当R0,R9都有低电平时,实现计数功能。所以74LS90有两个清零端R0(1)、R0(2),两个置数端R9(1)、R9(2)。其逻辑符号如图2-3和功能表如表2-2如下:图2-374LS90逻辑符号对于设计所需的60进制和12进制,通过下图的六个74LS90级联和内部的反馈清零达到要求。在六十进制的秒分计数(如图2-4所示)中,它们的个位只需将Q0与CPB相连接,时钟脉冲从CPA输入,则构成了84212BCD码十进制计数器,R0、R9均接地,这样便可以实现0000,0001,0010,…1001,0000…十进制循环计数;而它们的十位,当出现0110时通过Q2,Q1分别接到R0(1),R0(2),来实现反馈清零,同样将Q0与CPB相连接,R9接地,这样便实现了0000,0001,0010,…0101,0110→0000,0001…六进制循环计数,而个位与十位的级联,是从个位的Q3接到十位的CPB上,当十位的1001→0000时,Q3刚好产生下降的单脉冲,作为十位的触发脉冲,起到进位的效果;而秒到分的级联,是将秒十位的Q2接到分十位的CPB,当秒十位的0101,0110→0000时,Q2刚好产生下降的单脉冲作为分个位的触发脉冲。分十位到十个位的级联同理。表2-274LS90功能表输入输出R0 R0R9  R9Q3Q2Q1Q0H H  L  ×H H  ×  L××  H  HL L L LL L L LH L L H× L  ×  LL ×  L  ×L ×  ×  L× L  L  ×计     数图2-4六十进制计数电路至于时实现12进制(如图2-5所示),需将十位和个位的R0(1)R0(2)分别相连,然后将十位的Q0接到R0(1),个位的Q1接到R0(2),当十位为0001,个位为0010,即为12时,十位的Q0和个位的Q1均为1,反馈到R0上清零,从而使时的计数实现十二进制计数,00000000,00000001,00000010,…,00010001,00010010→00000000,…循环计数。图2-。译码器是一个多输入,多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”,变成相应的状态,使输出