2014考研计算机统考组成原理部分.ppt

,编译优化后,P执行的指令数减少到原来的70%,,则P在M上的执行时间是()。 C14秒 =103,y=-25,则下列表达式采用8位定点补码运算实现时,会发生溢出的是()。Ax+y B-x+y Cx-y D-x-,假设两个float型变量x和y分别在32位寄存器f1和f2中,若(f1)=CC900000H,(f2)=B0C00000H,则x和y之间的关系是()。Ax<y且符号相同 Bx<y且符号不同Cx>y且符号相同 Dx>y且符号不同CPI:,由若干4M*8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚总数是()。A19 B22 C30 ()。A减低Cache的缺失损失 B提高Cache的命中率C减低CPU平均访问时间 ,采用32位定长指令字,操作码字段(含寻址方式位)为8位,Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式,若基址寄存器可使用任一通用寄存器,且位移量用补码表示,则Store指令中偏移量的取值范围是()。A-32768~+32767 B-32767~+32768 C-65536~+65535 D-65535~+65536注意下学期《计算机体系结构》,共有32条指令,公共的取指令微程序包含2条微程序,各指令对应的微程序平均由4条微指令组成,采用断定法(下址字段法)确定下条微指令的地址,则微指令中下址字段的位数至少是()。A5 B6 C8 。其中之地址线有(此处没有,而题目答案需要)根,总线时钟频率为66GHz,每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据)。该总线的最大数据传输率(总线带宽)是()。A132GB/S B264 C528 ,主设备只需给出一个首地址,从设备就能从首地址开始的若干连续单元读出或写入数据,这种总线事务方式称为()。A并行传输 B串行传输 C突发 D同步《微型计算机技术及应用》()。A状态端口和控制端口可以合用同一寄存器BI/O接口中CPU可访问的寄存器,称为I/O端口 C采用独立编址方式时,I/O端口地址和主存地址可能相同D采用统一编址方式时,CPU不能用访存指令访问I/,每400ns发出一次中断请求,中断响应所容许的最长延迟时间为50ns,则在该设备持续工作过程中CPU用于该设备的I/O时间占整个CPU时间百分比至少是()。% B25% % D50%:P:for(i=0;i<N;i++)sum+=A[i];假设编译时变量sum和i分别分配在寄存器R1和R2中,常量N在寄存器R6中,数组A的首地址在寄存器R3中,程序段P起始地址为08048100H,对应的汇编代码和机器代码如题44所示:编号地址机器代码汇编代码注释108048100H00022080HLoop:shlR4;R2,2(R2<<2)→R4208048104H00083020HAddR4;R4,R3(R4)+(R3)→R4308048108H8C850000HLoadR5;0(R4)((R4)+0)→R540804810CH00250820HAddR1;R1,R5(R1)+(R5)→R1508048110H2042000HAddiR2;R2,1(R2)+1→R2608048114H1446FFECHBneR2;R6,loopIf(R2)!=(R6)gotoloop叔明揣矾