高速数字调制解调器硬件设计.pptx

本课题源自横向合作的科研项目,要求设计、制作一个通用的高速数字调制解调器硬件平台,并对此硬件进行软件编程,实现对多路不同速率、不同格式数据源的组帧、高速数据调制、中频驱动功能,同时实现对中频输入数据的高速解调、分路功能。文档分享本文主要完成上述课题的部分任务:在实验室现有的硬件平台上完成高速调制器的软件编程、调试,并研究高速调制解调器的硬件电路设计。通过平时所掌握硬件设计能力和实际的专业,近几年的大学学****使得我掌握单片机知识,培养扎实了软硬件设计能力,运用所学相关专业知识解决检测与控制领域相关问题文档分享主要参考资料:1、侯伯亨顾新著,VHDL硬件描述语言与数字逻辑电路设计,西安电子科技大学出版社,19972、TMS320C2XX高速数字信号处理器原理与应用,北京闻亭科技发展有限公司,19983、窦振中,单片机外围器件实用手册-存储器分册,北京航空航天大学出版社,19984、《李君凯丁化成,一种新型的电力系统谐波分析仪采样计算方法,电测与仪表,、《51系列单片机高级实例开发指南(附CD-ROM光盘一张)》李军等编著      北京航空航天大学出版社      2004年06月文档分享常用的数字调制方式有频移键控FSK、最小频移键控MSK、高斯最小频移键控GMSK、正交幅度调制QAM、正交频分复用OFDM和四相相移键控QPSK等,巡航导弹测控实现高精度和快速反应奠定基础,这些信息传输都需要采用高速调制解调技术。(QDPSK).3A/:FPGA数字下变频高速A/D中频接受信号输入FLASHSRAMD/A变换中频调制信号输出时钟电源其他外围电路差分/单端CPCI-J5单端/差分CPCI-J4CPCI-J3PCI90554EEPROM配置芯片CPCI-J1文档分享本系统硬件的主要设计思路是以FPGA为核心,采用CPCI数据接口,可同时完成数据调制解调基带处理及中频调制解调工作。,高速数字调制解调器的硬件主要由FPGA主处理器及外扩存储器、数/模转换及中频滤波放大、模/数转换及数字下变频、输入/输出CPCI数据接口、电源和时钟及其他电路等五部分构成。文档分享数据调制从CPCI接口输入的多路差分数据信号经过差分/单端转换器变成单端信号后进入FPGA,进行数据组帧,然后作QDPSK调制,调制后的基带信号进入高速D/A转换器进行正交调制、数字上变频、D/A变换、中频滤波放大,得到中频调制信号输出,该信号经过上变频器、高功率放大和天线辐射到空间。文档分享