差分编码器研发设计和高频小信号放大器研发设计.doc

蚀专业课程设计任务书蒅第一周课题(四选一):中心频率f0=1MHz,低频信号频率fm=10kHz。***要求:锁相环使用C4046芯片,频率范围为10k~100k,步进10k。:设计一五阶Butterworth低通滤波器,,输入、(码发生器和编码器)设计薅要求:码发生器输出一n=4的m序列伪码,码元传输速率10kB袅羂第二周课题(三选一):码元传输速率1kB,:中心频率f0=1MHz,通频带30kHz<<50kHz,:(1)设计一个LC正弦波振荡电路莃(2)电路采用单电源12V肂(3)可采用考毕兹,克拉波或西勒振荡器电路稳定输出频率莁(4)振荡频率在1-2MHz连续可调蒇(5)在频率范围内输出峰峰值大于4V且无明显失真莆膂蒈腿膅节课题一衿课程设计报告内容索引蚆羃内容页码莂艿1、课程设计题目……………………………………………5莈2、主要技术指标(电路功能及其精度等)……………… 5蚂3、方案论证及选择……………………………………………5蒂4、系统组成框图……………………………………………8蚀5、单元电路设计及说明……………………………………9袆6、总体电路图……………………………………………10螅7、元器件列表………………………………………………10薂8、总结……………………………………………………10袇9、参考文献………………………………………………11薈蒄蚁芈羆芃蚁虿螈莆课程设计题目螁差分编码器设计肀要求:码发生器输出n=4的序列伪码,码元传输速率10KB膆二、主要技术指标肅1、码发生器输出n=4的序列伪码袁2、码元传输速率为10KB蒁三、方案论证及选择袈方案一袄1基本原理:       DQPSK(DifferentialQuadriPhase-ShiftKeying,差分四相正交相移健控)是在QPSK(四相正交绝对调相)的基础上作的改进,它克服了QPSK信号载波的相位模糊问题,用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示,信息源来的信码先通过串/并变换电路分成两路并行二进制信号,再送入差分编码器实现两路二进制(即四进制)的差分编码。由于格雷码有其自身的优点,即判决接收到一个信号码元时,如发生错误,最容易判为它相邻的信号码元,即最多错一比特,所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码,所以要在差分编码器和QPSK调制器之间做一个二-格变换电路,把双比特自然二进制码变换为双比特格雷码,再输入QPSK调制器。矚慫润厲钐瘗睞枥庑赖。羁薈莅蚂肁羈肇蚅膁荿2、原理图:薅蒄芁方案二螀基本原理:芇用555定时器组成多谐振荡器作为脉冲信号源,经过移位寄存器(又4个D触发器组成)与异或门连接产生的m序列,再加到JK触发器上,从而形成编码器。由此输出差分码,由于JK触发器的原理可知当差分码为0时保持,差分码为1时翻转,恰好符合差分编码,而差分编码就是利用了JK触发器的这一特性。聞創沟燴鐺險爱氇谴净。膃芀原理图:膁蚅因为方案二原理简单易懂,焊接相对较简便,所以采用方案二。芆莀系统组成框图莈莇羅蒀蝿腿螄薀膀薇薃蚀