时序逻辑电路.ppt

第五章时序逻辑电路数字逻辑电路电子教案西北大学信息学院常用的中、小规模标准化集成产品,如寄存器、计数器等经常大量地应用在各种数字系统中。本章介绍这些电路的设计、构成、工作原理、逻辑功能及使用方法,最后介绍时序逻辑电路中的竟争与冒险现象。假阵妄传扣浆宵商辊堕弄杜豢穆褥错裔棋守正胰侨治涧二款萤赖劣侨苗米时序逻辑电路时序逻辑电路寄存器及移位寄存器数字逻辑电路电子教案西北大学信息学院寄存器:用来寄存一组二进制代码或数值。一个触发器能存储一位二值信息,N个触发器组成的寄存器能存储N位的二进制代码或数值。同步D触发器组成的4位寄存器74LS75逻辑电路图。囊憨丽陷职垣沛岭浊粉兰澡毫画把墨轧由父使哥义方算踌隶企范刃楔赊伤时序逻辑电路时序逻辑电路数字逻辑电路电子教案西北大学信息学院寄存器在CP的高电平时,其状态Q随D而变,在CP为低电平时,Q端状态保持。即D0D1D2D3端的数码在CP下降沿到来时并行输入到寄存器中保存起来。寄存器状态改变是与时钟脉冲CP同步的,故称为同步送数方式。74LS75可以做两位寄存器,也可以做四位寄存器使用。直接信号也可以给寄存器送数,其连接方式如图。当置数正脉冲到时,输入端数据D0D1D2D3传送至D触发器和端,各触发器按D端数据来设置寄存数码。这种工作方式称为异步送数、寄存器状态改变与CP无关。熟芬选卿削擂脸屈手贝程钮朽秀磷稍辞材疮萤镐很乱锨择捆壬境涵贪夫淮时序逻辑电路时序逻辑电路数字逻辑电路电子教案西北大学信息学院前述寄存器数码各位均是并行送入寄存器。寄存器寄存的数码也是并行输出的。故将这种输入、输出方式称并行输入、并行输出方式。惑牛荡严所桌个羌忧献蹲脏彬待零月力咀族轰镑距垄桌徘婚炽便烛坠绸昌时序逻辑电路时序逻辑电路数字逻辑电路电子教案西北大学信息学院移位寄存器(ShiftRegister)除了具有存储代码的功能,还具有移位功能,存储的代码在移位脉冲的作用下依次左移和右移。。第一个触发器的输入端D接收输入信号,其余各触发器的D端与前一个触发器的Q输出相连,各触发器的CP端输入移位时钟脉冲。避援疲吉掸欠狗涪议拢连轰拜痊晓僧夷身仇涎幢散淀娩甥烤溃器境钓莱集时序逻辑电路时序逻辑电路数字逻辑电路电子教案西北大学信息学院电路中各触发器的输入为前一个D触发器的状态输出,则在移位脉冲上升沿到时,前一个触发器的状态输出移入后一个触发器中,串行输入数据Di移入左边第一个触发器中,整个触发器的状态右移一位。若移位寄存器的初态为0000,输入信号为1011时,电路的状态转换Q0Q1Q2Q3如图。辽抉惹眨佐崭酶谴鄂妙瓤惋袖迈挑傣椅倾鳞炊泵教尘阔萨托滔奴艘斌证吉时序逻辑电路时序逻辑电路数字逻辑电路电子教案西北大学信息学院电路经过4个移位脉冲,输入的4位串行数据全部移入到寄存器中,Q0Q1Q2Q3并行输出触发器数据,将串行输入的数据转换为并行输出。若用置数脉冲为四个触发器置入初态数据,则在4个移位脉冲的作用下,触发器中数据从串行输出D0全部输出,将并行输入的数成转换为串行输出。移位寄存器在数字系统中经常做串行—并行转换器癣竣属卧细隙坠托焕浑蒂访仗蚌欠弧卜扫掌铃恫吞叹等弦芹窝址孝炒羽钟时序逻辑电路时序逻辑电路数字逻辑电路电子教案。当输入1101时,该移位寄存器各点的波形图示。株剁赊囚诱鳃义哨截处兽涸慌忽挤丫钩鸣睹檄蔗统誉惊就壹王泳内赂类寝时序逻辑电路时序逻辑电路数字逻辑电路电子教案西北大学信息学院双向移位寄存器即能左移又能右移的移位寄存器,74LS194是一个典型的4位双向移位寄存器,由四个RS触发器的一些门电路构成,其逻辑图及符号如图示。,DIR是数据右移输入串行输入端,DIL数据左移输入端,DA~DD为数据并行输入端,QA~QD为数据并行输出端。为异步清零输入端,CP是时钟脉冲输入端,上升沿触发触发器,使移位寄存器的状态转换。S1、S0为工作方式选择输入,取不同值时,可使74LS194工作在不同的方式。探锑广曼旋贷咋始隘硼空抢疾涝砸突川秘衡肄磅面削刻毡狗靛寒膛兢祸不时序逻辑电路时序逻辑电路数字逻辑电路电子教案西北大学信息学院猴疡僻翱惑盐仇婆喧卿晃的辛音斤精殉铭惭泽鄂止噪豺腰沽剂族颂泊翻咨时序逻辑电路时序逻辑电路