下载此文档

毕业设计-基于FPGA和VHDL的点阵电子显示屏设计.doc


文档分类:通信/电子 | 页数:约16页 举报非法文档有奖
1/16
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/16 下载此文档
文档列表 文档介绍
摘要本设计采用Altera公司FLEX10K系列的EPF10K10LC84-4作为电子显示屏的控制核心,硬件描述语言采用VHDL语言,并采用模块化设计,以MAXPLUSII为编程环境,提高了设计效率,设计制作了一个16*64点阵显示的LED电子显示屏,实现了数字、字母、汉字的显示并且实现了实时时间显示等功能,系统采用矩阵键盘作为主要的人机接口,采用FPGA控制器,保证了系统精度;通过扩展外部存储器可以存储256个汉字,可同时显示4个16×16点阵汉字或8个16×8点阵的汉字﹑字符或数字,显示方式有左移﹑右移﹑替换,显示状态包括移动速度﹑停留时间等,实现了图形的特殊控制。关键词:电子显示屏,VHDL,点阵一、、系统总控方案方案一采用单片机以及一些外部存储器来实现,该方法的优点是器件比较常见,系统规模较小,价格也相对比较便宜,有一定的灵活性,但是对多时钟,复杂信号处理不是很理想。再者本次设计要求有比较精确的数字钟,FPGA在时钟控制方面相对单片机有着很大的优势。因为本次设计会用到16*64的点阵,因为单片机是8位的,每次只能输送8位数据,因此在数据信号处理方面也有些不足。方案二采用Altera公司FLEX10K系列的EPF10K10LC84-4芯片作为主控芯片,扩展外部EEPROM为数据存储单元,在MAXPLUSII编程环境下采用模块化设计,利用VHDL语言对芯片进行了设计,系统结构紧凑,便于调试,适合实现复杂控制,操作方便,在数字逻辑控制方面有着很大的优点,比第一种方案有着很大的优越性,因此决定采用第二种方案。、键盘输入模块方案方案一:采用矩阵式键盘,此类键盘采用矩阵式行列扫描方式,优点是可减少占用I/O口数目,使控制器有足够的资源去处理其他的工作。 方案二:采用独立式按键电路,每个按键单独占有一根I/O接口线,每个I/O口的工作状态互不影响,此类键盘采用端口直接扫描方式;缺点为当按键较多时占用存储器的I/O口数目较多。方案三:采用由8255驱动的PC机键盘。优点:占用控制器的I/O口少。缺点:键盘太大且驱动程序复杂,影响美观。 综合考虑以上的方案及题目要求,由于系统需要用到的I/O端口比较多,所以采用了方案一。:采用将弹跳阶段闪过的思想,一旦检测到按键按下或弹起时,将输入到系统内部的修正后的按键信号置有效(“1”或“0”)并保持一定时间(大于不稳定时间)。keykey1S_clkKEYS-CLKKEY1方案二:在一定时间(大于不稳定时间)内,如果连续两次检测到按键按下或弹起时,则将输入到系统内部的修正后的按键信号置有效(“1”或“0”)KEYS-CLKKKEY1本设计采用第二种方案。、实时数字钟模块设计方案一基本门电路搭建用基本门电路来实现数字钟,电路结构复杂,故障系数大,不易调试,且增加了系统的造价。方案二VHDL编程使用软硬件结合的方式,所以电路结构简单、调试也相对方便。与第一种方案比较优点是非常明显的。、存储模块设计方案方案一:采用FPGA内部集成ROM此方案设计简便,节省硬件资源,但存储容量有限,不适合存储大容量数据方案二采用外部扩展ROM,此方案硬件电路稍显复杂,须用编程器对其进行程序烧写固化,存储容量较大。经实验比较,方案一中ROM容量太小,不能完成题目要求,故本设计采用方案二。、显示模块方案方案一:静态显示,所谓的静态显示就是对LED电子显示屏中的每一象素点都通过硬件单独控制,整个LED显示屏所有的LED的同时显示。此方式最大优点是程序设计简单,且画面无闪烁。但这种设计存在致命的缺点:电路复杂,硬件利用率低,成本巨大。所以此方式一般不被采用。方案二:采用动态扫描实现显示过程。所谓的动态扫描法是利用人眼的视觉暂留特点而实现的一种显示方法,即当刷新速率足够高时,人眼就察觉不出显示屏画面更迭的闪烁。若要显示一帧画面,先送出第一行的数据,然后选通并点亮第一行,延时;此后送出第二行的数据,同样选通、点亮并延时;依次将所有行扫描完,即给出了一帧的画面。在此次设计中我们采用方案二。二、电路设计与实现下图为系统的主控图:,由键盘作为系统输入,经过扫描电路处理,确定出按键,并将信号输入到主控制器中,由数据选择器输出来确定信号是对外部EEPROM控制,还是数字钟模块的运行。数字钟部分显示部分由外部扩展E2PROM实现,数字钟直接在FPGA内集成,由于采用点阵动态显示,每次显示汉字或字母个数固定,故在编写程序时要考虑到每组字的首地址,并由E2PROM的高三位地址确定,即只须改变其地址线高三位数据便可实现数组切换。数字钟部分首先设计了一个输出二进制的基本时钟,然后在FPGA内存储了0—9个数字的字模,用一个

毕业设计-基于FPGA和VHDL的点阵电子显示屏设计 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数16
  • 收藏数0 收藏
  • 顶次数0
  • 上传人nnejja93
  • 文件大小811 KB
  • 时间2019-04-20