本通路图中运算器单元由算术逻辑运算单元.doc

莈蒅螂本通路图中运算器单元由算术逻辑运算单元(ALU)、两个字长的工作暂存器DR1和DR2及一个8位的输出三态门组成。其中ALU是由两片74LS181以并-串型构成的8位字长的算术逻辑运算单元。运算器的输出经过一个三态门(74LS245)和数据总线相连,运算器的两个数据输入端分别由二个锁存器锁存,锁存器的输入连至数据总线,数据开关(“INPUTDEVICE”)用来给出参与运算的数据,并经过一三态门(74LS245)和数据总线相连,数据显示灯(“BUSUNIT”)已和数据总线相连,用来显示数据总线内容。两个芯片的控制端S3、S2、S1、S0、M相应的控制信号相互并到一起由排针引出至外部。74LS181的功能表见表1-1。肂袀罿肇图中已将用户需要连接的控制信号用圆圈标明,其中除T4为脉冲信号,其他均为电平信号。由于实验电路中的时序信号均已连至“W/RUNIT”的相应时序信号引出端,因此,在进行实验时,只需将“W/RUNIT”的T4接至“STATEUNIT”的微动开关KK2的输出端,按动微动开关,即可获得实验所需的单脉冲,而S3、S2、S1、、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号用“SWITCHUNIT”中的二进制数据开关来模拟,、ALU-B、SW-B为低电平有效,LDDR1、LDDR2为高电平有效。薅Forpersonaluseonlyinstudyandresearch;mercialuse以下无正文仅供个人用于学****研究;不得用于商业用途。Forpersonaluseonlyinstudyandresearch;、研究;不得用于商业用途。Nurfürdenp