ＴＤ―ＳＣＤＭＡ终端综合测试仪物理层的设计与实现.doc

ＴＤ―ＳＣＤＭＡ终端综合测试仪物理层的设计与实现.docTD―SCDMA终端综合测试仪物理层的设计与实现摘要:本文介绍了TD-SCDMA终端综合测试仪在产业链中的位置,并且详细、全面地阐述了测试仪物理层设计与实现方案,包括硬件平台、FPGA和DSP软件程序,该方案具有运行效率高,可扩展性强等优点。关键词:TD-SCDMA;综合测试仪;物理层 TD―SCDMA产业链规模发展迅速。随着3G牌照发放日益临近,摆在终端制造商面前的难题是如何保证量产后终端的质量,所以,终端生产线在线测试问题亟待解决。 TD―SCDMA终端综合测试仪提供了解决方案。它的主要功能是测试生产线上每台终端能否支持特定的业务。TD-SCDMA终端综合测试仪的实现十分复杂,它必须实现3GPP空中接口中物理层、部分MAC、RLC和RRC层功能以及模拟部分CS域或PS域核心网功能。由于物理层是实现终端综合测试仪系统的重点和难点,本文将解决关键的物理层设计与实现问题。-,包括传输信道向物理信道映射、编码与复用、调制和扩频以及物理层过程。不同于一般NodeB的物理层,终端综合测试仪的物理层还要完成射频数据采集任务,它是测量算法测试终端射频指标的依据。硬件平台设计与实现方案物理层硬件架构 TD―SCDMA物理层采用通用DSP加FPGA架构,如1所示。 TD-SCDMA物理层硬件架构,一般有两种选择,使用ASIC芯片或者采用通用FPGA+DSP。硬件架构决定了设计与实现周期、系统的可扩展性等因素。基于ASIC的实现方案具有低功耗、低成本的特点,但开发周期长、灵活性差,适合生产批量大的系统。基于通用FPGA+DSP软件的实现方案具有开发周期短、可扩展性好等优点,但硬件成本高,适合小批量产品。考虑到本系统的市场定位,第二种方案更加合适。同时选用高性能DSP处理芯片,用来完成一般用FPGA完成的操作,如扩频。DSP芯片选择德州仪器的TMS320C6416处理器,其参数如下:主频1GHz,二级缓存2MB,配备维特比协处理器(VCP)和Turbo码译码协处理器(TCP)。物理层接口设计图1所示的硬件架构在一块标准尺寸为1U的12层印刷电路板(基带板)上实现。与物理层接口的L2、L3协议栈,核心网络部分以及射频测量算法在标准尺寸为3U的NI嵌入式控制器中实现(图1未标出)。另外与物理层接口的是AeroFlex射频单元(图1未标出)。物理上,它们三者通过PCI-X,总线连接。逻辑上,基带板和嵌入式控制器的通信使用自定义数据结构――命令。命令分为两大类:一类是3GPP协议规定的物理层与高层通信的原语,另一类是综合测试仪特有的命令。后一类命令主要包括: FPGA电路设计与实现方案图1中FPGA选用XilinxVetex芯片,采用VHDL语言描述。 FPGA内部包括下行和上行两条数据通路。下行是指基带板上FPGA的高速数字信号流向通用射频发射单元AeroFlex3020,上行是指通用射频接收单元AeroFlex3030的高速数字信号流向基带板上的FPGA。下行部分的数字信号处理包括:接收单倍速的DSP输出的数字信号,根据3GPP协议,实现根升余弦滤波,采用内插方法,把单倍速的数字