1/20
文档分类:通信/电子

八位数字频率计.pdf


下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

特别说明:文档预览什么样,下载就是什么样。

0/100
您的浏览器不支持进度条
下载所得到的文件列表
八位数字频率计.pdf
文档介绍:
八位数字频率计 《八位数字频率计》

课程设计报告





系别

专业班级

学生姓名





指导教师


20 10 11 22 2010 12 10

课程设计时间年月日——年月日

华中科技大学武昌分校
目录


数字频率计工作原理概述
1. .............................................. 1
频率计的设计
...................................................... 1
2.1

控制模块
2.1.1 ........................................................ 3
计数器模块
2.1.2 ...................................................... 5
锁存器模块
2.1.3 ...................................................... 7
频率显示模块
2.1.4 .................................................... 8
频率计显示电路
3.
..................................................... 12

引脚锁定
4
........................................................... 13

总结
............................................................... 15
参考文献
............................................................. 16
附录一频率计顶层文件
............................................... 17


1
1.
数字频率计工作原理概述
频率信号易于传输抗干扰性强可以获得较好的测量精度。因此频率检
测是电子测量领域最基本的测量之一。频率计的基本原理是用一个频率稳定度高
的频率源作为基准时钟对比测量其他信号的频率。通常情况下计算每秒内待测
1 s
信号的脉冲个数即闸门时间为。闸门时间可以根据需要取值大于或小于
1 s
都可以。闸门时间越长得到的频率值就越准确但闸门时间越长则每测
一次频率的间隔就越长。闸门时间越短测得的频率值刷新就越快但测得的频
1 s
率精度就受影响。一般取作为闸门时间。

数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码
1
驱动电路和显示电路其原理框图如图所示。

1-1
图原理框图
2.1
频率计的设计
:
测频控制信号发生器

测频控制信号发生器产生测量频率的控制时序是设计频率计的关键。这里控
CLK 1 Hz 2 1 s FZXH
制信号取为分频后就是一个脉宽为的时钟信号用来作
FZXH FZXH
为计数闸门信号。当为高电平时开始计数在的下降沿产生一个锁
SCXH FZXH CLEAR
存信号锁存数据后还要在下次上升沿到来之前产生清零信号
CLEAR
为下次计数做准备信号是上升沿有效。
:
计数器
FZXH CLEAR
计数器以待测信号作为时钟在清零信号到来时异步清零
FZXH 99 999 999
为高电平时开始计数。本文设计的计数器计数最大值是。
:
锁存器
SCXH
当锁存信号上升沿到来时将计数器的计数值锁存这样可由外部的
七段译码器译码并在数码管上显示。设置锁存器的好处是显示的数据稳定不会
2
由于周期性的清零信号而不断闪烁。锁存器的位数应跟计数器完全一样均是
32
位。
:
译码驱动电路

本文数码管采用动态显示方式每一个时刻只能有一个数码管点亮。数码管的
74LS138 8 8 3
位选信号电路是芯片其个输出分别接到个数码管的位选个输
EPF10K10LC84-4 I O
入分别接到的引脚。
:
数码管显示
8 O 99 999 999
本文采用个共阴极数码管来显示待测频率的数值其显示范围从。
:

数字频率
计系统组成框图
2-1
数字频率计的组成框图如图所示。

fsin
产生多种频率输出被测信号

1MHz
产生信号


1Hz

TESTEN
100MHz


CLK

信制锁显



号信存示

CLR


源器器


用于测量





用于测量

LOAD

用于扫描显示

2-1
图数字频率计组成框图
3
2.1.1
控制模块
控制模块的作用是产生测频所需要的各种控制信号。控制信号的标准输入时
1HZ, 3
钟为每两个时钟周期进行一次频率测量。该模块产生的个控制信号分
TSTEN,LOAD,T T
别为。信号用于在每次测量开始时对计数器进行
清零以清除上次测量的结果该复位信号高电平有效持续半个时钟周期的时
TSTEN TSTEN
间。为计数允许信号在信号的上升沿时刻计数模块开始对输入信
( 1s)
号的频率进行测量测量时间恰为一个时钟周期正好为单位时间在此时
间里被测信号的脉冲数进行计数即为信号的频率。然后将值锁存并送到数码
管显示出来。设置锁存器的好处是使显示的数据稳定不会由于周期性的清零信
0
号而不断闪烁。在每一次测量开始时都必须重新对计数器清。
频率测量的基本原理是计算每秒钟内待测信号脉冲个数。这就要求计数使
TSTEN t10
能信号能产生一个秒脉宽的周期信号并对频率计的每一计数器
ENA TSTEN
的使能端进行同步控制。当为高电平时允许计数低电平时停止
LOAD
计数并保持其所计的数。在停止计数期间首先需要一个锁存信号的上
1 32 REG32B
跳沿将计数器在前秒钟的计数值锁存进位锁存器中并由外部的七
T
段译码器译出并稳定显示。锁存信号之后必须由清零信号对计数器进

行清零为下一秒钟的计数操作做准备。

测频控制模块的源程序如下
library ieee;
use ieee.std_log 内容来自淘豆网www.taodocs.com转载请标明出处.
非法内容举报中心
文档信息
  • 页数20
  • 收藏数0 收藏
  • 顶次数0
  • 上传人616824441
  • 文件大小0 KB
  • 时间2014-01-09
文档标签