ARM存储器结构
ARM架构的处理器的存储器寻址空间有232=4G字节,该存储空间可以分为可快存/可缓冲(Cacheable /Bufferable)区域和不可快存/不可缓冲区域。
ARM架构的处理器,有的带有指令快存(I-Cache)和数据快存(D-Cache);但是,片内都不带有片内RAM和片内ROM。系统所需的RAM和ROM(包括闪存FLASH)都通过总线处接;故有的片内还带有存储器管理单元MMU(Memory Management Unit)。ARM架构处理器还允许外接PCMCIA。
ARM Cache结构
Cache是一种小容量,高速度的存储器,用于处理器与主存储器之间,存放当前被使用的主存部分内容,以减少访问主存的等待时间。
Cache结构
性能
无Cache
1
I-Cache(only)
D-Cache(only)
I-Cache和
D-Cache
表2-4 Cache 性能
常用的Cache有两类:指令和数据统一的Cache;以及指令和数据分离的I-Cache与D-Cache。新型的ARM架构处理器较多采用了I-Cache与D-Cache的独立块存结构,如Intel公司的SA1110处理器内含16K字节I-Cache和8K字节D-Cache。
1. Cache的分类和结构
图2-19 统一Cache的结构示意图
图2-18 分离Cache的结构示意图
2. Cache的放置安排
快存Cache的放置是主存地址与快存Cache单元之间的映像机制。常用的方法有直接映像(Direct-mapped)、组相联(set-associative)和全相联(Fully associative)等。
a) 直接映射
直接映像的方式是给定的内存块仅能放在一个特定的Cache块中。可用若干低位地址直接访问Cache项,其余的高位地址与Cache项中的地址标识(tag)进行比较。若比较相等且有效位为“1”,则为“命中(hit)”,这是最简单的放置算法。未命中则为“失效(miss)”。
直接映像
图2-21 直接映像的Cache机制
data RAM
tag RAM
compare
mux
data
hit
address
Index
Tag
4
9
19
16byte
2.6 arm存储器结构课程 来自淘豆网www.taodocs.com转载请标明出处.