下载此文档

基于Cadence的高速PCB设计.doc

文档分类：汽车/机械/制造 | 页数：约9页举报非法文档有奖

1/9

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/9 下载此文档

文档列表 文档介绍

基于Cadence的高速PCB设计1引言随着人们对通信需求的不断提高,,:一是频率高,通常认为数字电路的频率达到或是超过45MHz至50MHz,而且工作在这个频率之上的电路已经占到了整个系统的三分之一,,当信号的上升时间小于6倍信号传输延时时即认为信号是高速信号, 高速电路设计在现代电路设计中所占的比例越来越大,设计难度也越来越高,它的解决不仅需要高速器件,更需要设计者的智慧和仔细的工作,必须认真研究分析具体情况,:信号完整性设计、电磁兼容设计、(signalintegrity)设计 ,,,所使用的芯片的切换速度过快、端接元件布设不合理、、反射、过冲与下冲、振荡、(crosstalk) 串扰是相邻两条信号线之间的不必要的耦合,,,,会产生交变的磁场,、信号线间距、,可以设置的扫描参数有:PCB的介电常数,介质的厚度,沉铜厚度,信号线长度和宽度,,也就是考察另外的信号线对本条线路的干扰情况,激励设置为常高或是常低,这样就可以测到其他信号线对本条信号线的感应电压的总和,(reflection) 反射和我们所知道的光经过不连续的介质时都会有部分能量反射回来一样,,,按照传输线理论,如果源端与负载端具有相同的阻抗,,,反射电压可能为正,,叠加在原信号上,很可能改变逻辑状态,,、不正确的线端接、,这时不同的布线策略产生的反射对每个接收端的影响也不相同,(overshoot)和下冲(undershoot) 过冲是由于电路切换速度过快

基于Cadence的高速PCB设计来自淘豆网www.taodocs.com转载请标明出处.