自动奏乐器2.doc

燕山大学EDA课程设计报告书题目:自动奏乐器二姓名:李云龙班级:2008级计算机科学2班学号:080104010056成绩:::,并可以反复演奏;。1313565-66165---66**********---:显示乐谱。三设计方案:(1)、(jpin1模块),实验箱给出的高频信号降为可用的低频信号,以实现乐谱的正常奏乐。(2)、(见mokuai3模块)。(3)、为实现变速奏乐在模块1(jpin1)中加入了一个SP信号(在实验箱上由按键来实现)。(4)、为实现自动奏乐,模块2中置有一个有两个74161组成的32进制的计数器,用于乐谱中32个音符状态的顺序输出。(5)、为使音乐有节奏感,模块2中还装有一个ydyin(延音断音)模块,用于实现断音和延音的产生。(6)、使用74151数据选择器为了实现六个音符的输出和显示选择。(7)、使用7449电路实现音符的显示。四、设计说明电路总图:仿真图:模块一(jpin1模块)电路图:仿真图:功能:降频和实现变速。设计原理:由实验箱给出一个高频的信号,而要演奏音乐则降低为低频,设计的电路由计数器的分频作用来实现降频,电路中用两个74160设计了两个不同进制的计数器,数制分别为92进制和65进制。变速演奏则是由SP这个高低电平信号来控制实现的,当SP=1时65进制计数器有效,92进制计数器则不工作,音乐的演奏速度为快速;当SP=0时92进制计数器有效,演奏速度为慢速,从而实现了变速演奏。2、模块二(mokuai2):电路图:仿真图:将abc->EnterGroup之后功能:实现延音和断音,实现乐谱中32个状态(音符)的循环。设计原理:断音是指两个音符之间的空一拍,而延音则表示两个音符之间无空拍。(1):ydyin模块:电路图如下:设计原理:断音的实现:主要由一个74160构成的八进制计数器实现,计数器ABCD端置0,计数器初时状态为0,开始计数,计到第七个CP信号完成时置数端有效,计数器回到初时状态0。与此同时,计数器也给OUT1端一个低电平,因此,在8个输入CP中前7个CP周期内OUT1输出为高电平,第八个CP信号为低,从而实现了断音的演奏。延音的实现:输出端OUT2、OUT3、OUT4、OUT5均是用于延音的实现。下面以OUT2为例说明其工作原理。图中Q0~Q4为乐谱上32个音符的状态编码输出。OUT2实现乐谱上第七个音符5-的延音,为此在电路循环到此状态时,由一个五输入端的与门给出一个高电平给OUT2,然后把OUT2和OUT1相与起来,从而将OUT1产生的断音屏蔽掉了,实现了延音的输出,见下面的仿真图所示。OUT3、OUT4、OUT5组合起来使用用于实现乐谱上第13个和第29个状态延音的实现,注意这里有三个延音,故而分别在三个连续的状态上使用了OUT3、OUT4、OUT5 ,其他的原理与OUT2一致。仿真图(2):音符的循环输出控制则是由门电路来实现的(见模块图)。YDYIN模块输出了Q0~Q4五个乐谱状态编码,而在下一模块使用的是A、B、C三个地址编码,为此要找出ABC和Q0~Q4的关系,从而用Q0~Q4表示出ABC。乐谱中各个音符(共六个)的ABC地址编码设定如下:写出32个状态分别对应的Q0~Q4状态编码和ABC地址编码。表1音符ABC十进制表示1001120102301135101561106i0000写出32个状态分别对应的Q0~Q4状态编码和ABC地址编码,找出他们的关系,写出表达式。用断音延音模块的五个输出端Q4、Q3、Q2、Q1、Q0来确定C、B、A的状态,获得时序电路。(3)CBA三端所对应的音调:音调CBA高音100010012010301151016110Q2Q1Q0Q4Q3000001011010110111101100000010110011011011011101010111011011000010110110110111010010010011001001001001101101101100000**********(4)用卡诺图画出关系式,连好电路图,输出CBA端。Q4Q3Q2Q1Q0/CBA当Q0=0时:C=Q2+Q3+Q4B=Q3+Q4+Q4Q3+Q4Q2Q1A=+Q2+Q4Q3Q1当Q0=1时:C=Q2+Q3+Q4+Q2B=+A=+Q2Q1+Q3Q2+Q4Q23、模块三(分频模块mokuai3)电路图如下:功能:产生六个音符的对应的频率。设计说明:电路中由六个独立的模块分别用于实现六个音符的频率产生,这里以模块Y2为例说明其原理。设计说明:电路图主要由两个74160组成一个41