四路竞赛抢答器设计报告.doc

摘要
目录
第一章总体设计思路..................................
设计内容
2、方案的确立
总体设计框图
第二章硬件设计..................................
1、系统方案
2、芯片的连接
3、芯片的介绍
4、电路整体原理图:
第三章软件设计.................................
1、主、子程序的流程图
2、主、子程序清单(带有注释)
小结.............................................
参考文献.........................................

摘要
课题:4路竞赛抢答器的设计
本次课程设计以8086芯片为核心,并结合8255a、8253、8259等芯片完成的抢答器的设计。具有定时、复位等功能!
关键字:8086、扬声器、信号灯
第一章总体设计思路
1、设计内容
设计一个具有4路抢答的抢答器,利用并行接口和开关键。逻辑开关K0---K3代表抢答按钮,当某个逻辑开关闭合时,相当于抢答按钮按下,此时在七段数码管上将其号码显示出来,并使喇叭响一声(或者以发光二极管代替)。
方案的确定
粗略考虑,本次课程设计方案核心芯片可以使用8086、单片机、plc等多种方法。但是本学期刚刚学过8086,对此有一定的了解,所以我们考虑用8086作为核心芯片进行课程设计。
3、总体设计框图
除8086外,本次实验还要用到数码显示、中断控制、倒计时等功能,故初步分析,需要8255A、8259A、8253等芯片。
经过分析,实验的关键是准确判断出最先抢答者的信号并锁存,而同时不理睬其他抢答者的信号。为此,可将8个抢答按钮信号通过一个8位并行输入口接至微机中。当主持人启动抢答过程后,微机通过该并行输入口循环对8路抢答信号进行采样。当采样到那一组的抢答信号已经发出,则立即停止采样,并记录下该组的组号,每路抢答按钮电路。
由图可知,当4组均未按下抢答按钮时,送入到并行接口的4位抢答状态都是0,而当微机采样到这4位数据不为0时,则表示有一组获得了抢答机会,然后通过逐位查询个位状态,即可判断出哪一组抢答成功,,可以仅用一位7段数码管来显示抢答选手的组号.
为了对抢答后的回答时间进行计时控制,可以利用一个可编程定时计时器,先置计数初值,再计时,当计时时间到后,由并行接口输出一个响铃信号提示抢答选手的回答时间已到。
由于本系统要求对犯规的组亮红灯警告,所以要设置一个启动按键,在主持人按下启动按键之前,如果有抢答钮被按下,则该抢答选手犯规,可以通过并行接口输出一个信号使该组的红色发光二级管点亮以示该组选手犯规。
综上所述,本实验的硬件电路设计如图。
微机扩展总线插孔
AB
译码电路
并行接口
定时器
驱动器
七段数码显示器
犯规指示LED
抢答按钮电路
时钟电路
启动按钮及电路
总体结构示意图
第2章硬件总体设计
1、系统方案
该抢答器所要器件:中断优先级管理器8259A、可编程并行接口芯片8255、两片可编程定时器/计数器8253,三个一样的驱动器,黄、红、绿三个发光二极管,十三个电阻,一个8输入与非门,一个非门,一个扬声器,一个LED显示器,10个按键。
2、芯片的连接
各芯片与CPU的连接
8259A、8255A、8253的数据总线D7~D0端、端、端、端、端、INT端分别与CPU的D7~D0数据总线、片选端、端、端、端、INTR端。8255A、8253的A1、A0端分别接入CPU地址线的A1、A0端,8259的A0端接到CPU地址线的A0端;
各芯片之间的连接和与外设的连接
8259A的IR2端接选手按键信息输出端;8255A的A口的PA3~PA0依次接“按键1”~“按键4”,B口的PB7~PB0通过驱动器1接到LED显示器,C口的PC4、PC5分别接复位键和开始键,PC3、PC2、PC1经驱动器2分别接绿灯发光二极管、红灯发光二极管、黄灯发光二极管,PC0接到8253的GATE1端;8253的GATE0端接+5V电压,OUT0的输出接入CLK1端,OUT1的输出经反相器后接入GATE2端,CLK0和CLK2接入1MHz的频率发生器,OUT2经驱动器3接扬声器。
3、芯片的介绍
1) 中断优先级管理器8259A
①8259A内部结构
8259A采用NMOS工艺制成,有28根引脚,所有输入、输出端与TTL电平兼容,单一电源(Vcc=+5V)供电。8259的内部主要组成部分,包括处理部件(中断请求寄存器IR