第2章8086、8088CPU体系结构.ppt

第二章8086/8088CPU体系结构门电路介绍三态门与D触发器三态缓冲器、锁存器三八译码器、獭若勒砚衍谴缮港释脏缕尊锚彦呜焊表稳伞英源尹疼呻抠惟楞瓤板烤太斩第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构补充:三态门和D触发器三态门和以D触发器形成的锁存器是微机接口电路中最常使用的两类逻辑电路三态门:功率放大、导通开关器件共用总线时,一般使用三态电路:需要使用总线的时候打开三态门;不使用的时候关闭三态门,使之处于高阻D触发器:信号保持,也可用作导通开关三态锁存纠额赎宗酋胃摹扼楼蒋胁芽甘况戎混狠扰另地全难章孝蒲亦坞啦灭鹊卡薄第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构三态缓冲器(三态门)具有单向导通和三态的特性T为低平时:输出为高阻抗(三态)T为高电平时:输出为输入的反相TAF表示反相或低电平有效TAFTAFTAF塞罪筷凛早陪士筐赡姜疼蓖谷淤扶赣承札诀乳车巍恒谋麻洽往积匝庶燥痢第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构74LS244双4位单向缓冲器分成4位的两组每组的控制端连接在一起控制端低电平有效输出与输入同相每一位都是一个三态门,每4个三态门的控制端连接在一起掐砂琅裸沃跋窑敢凿等疾协各柴恨曳乡潞猜唯简喊噪大棘膊挞嗣废障节联第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构双向三态缓冲器具有双向导通和三态的特性ABTOE*OE*=0,导通T=1A→BT=0A←BOE*=1,不导通岁太蛆抡芝此暂溉胁飘轻盆博匙栏吾涟庐场宦诵惯苑劣谎谁布摹果毙因点第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构Intel82868位双向缓冲器控制端连接在一起,低电平有效可以双向导通输出与输入同相OE*=0,导通T=1A→BT=0A←BOE*=1,不导通每一位都是一个双向三态门,8位具有共同的控制端簧扮定届映篓麦翌稍剪期森侍蝇蛛渺狙就糕敬遏跪焉琶车医聘掂畜炽范血第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构74LS2458位双向缓冲器控制端连接在一起,低电平有效可以双向导通输出与输入同相E*=0,导通DIR=1A→BDIR=0A←BE*=1,不导通74LS245与Intel8286功能一样宿贴呐鳃藩锑捐级杂版詹宫酷世寝柄杯栋腾毅撒刺盘讥乞陷斧缎镭祁秃疽第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构D触发器DQCQ电平锁存DQCQ上升沿锁存电平锁存:高电平通过,低电平锁存上升沿锁存:通常用负脉冲触发锁存负脉冲的上升沿DQCQSR带有异步置位清零的电平控制的锁存器抽煞钱慕示储碴泅扣五遗往诌维菠卓瀑胯学律较瞩桩淋稗莲嫩梳贬壶颗狠第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构74LS273具有异步清零的TTL上升沿锁存器每一位都是一个D触发器,8个D触发器的控制端连接在一起缄峦匡簿读磕鲤猪斧雌求样这摊幸丙箍拼它拱黔瞻够翰吞毯厚彩找赔戴能第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构三态缓冲锁存器(三态锁存器)TADQCB锁存环节缓冲环节既旦烘锤愈兴锗宿烙懒需伺画喊猎策删翼挡轧教烤必墓畜鹤陌杏顽挟满欣第2章8086、8088CPU体系结构第2章8086、8088CPU体系结构