浅谈MOSFET电容对LLC串联谐振电路的作用.doc

浅谈MOSFET电容对LLC串联谐振电路的作用.DOC:..b)MOSFET电容对LLC串联谐振电路的作用LLC的优势Z—就是能够在比较宽的负载范围内实现原边MOSFET的零电压开通(ZVS),MOSFET的开通损耗理论上就降为零了。耍保证LLC原边MOSFET的ZVS,需要满足以下三个基本条件:1) 上下开关管50%占空比,1800对称的驱动电压波形;2) 感性谐振腔并有足够的感性电流;3) 要有足够的死区时间维持ZVS。图a)是典型的LLC串联谐振电路。图b)是感性负载下MOSFET的工作波形。由于感性负载下,电流相位上会超前电压,因此保证了MOSFET运行的ZVS。要保证MOSFET运行在感性区,谐振电感上的谐振电流必须足够大,以确保MOSFET源漏间等效的寄生电容上存储的电荷可以在死区吋间内被完全释放干净。a)当原边的MOSFET都处于关断状态时,吊联谐振电路中的谐振电流会对开关管MOSFET的等效输出电容进行充放电oMOSFET都关断时的等效电路如下图所示:通过对上图的分析,可以得出需要满足ZVS的两个必要条件,如下:1z71、…2 +S)X1dqff—2(2Q%)xV[ntdead三16XCeqXfswXLm公式看上去虽然简单,然而一个关于MOSFET等效输出电容Ceq的实际情况,就是MOSFET的等效寄生电容是源漏极电压Vds的函数,之前的文章对于MOSFET的等效寄生电容进行过详细的理论和实际介绍。,也就是说,等效电容值的大小会随着Vds的变化而变化。如下图所示,以Infineon的IPP60R190P6为例:W001<X»800WO2000冬HAb)400LLC串联谐振电路MOSFET的Vds放电过程分为四个阶段,如下图所示,(I)380V-300V;(II)300V-200V;(III)200V-100V;(IV)100V-0Von:ioov->ov从图屮可以看出,(I)和(IV)两部分占据了Vds放电时间的将近2/3,此时谐振腔的电感电流基本不变。这两部分之所以占据了Vds放电的大部分时间,主耍原因在于当Vds下降到接近于0的时候,MOFET源漏间的寄生电容Coss会指数的增加。因此要完全释放掉这一部分的电荷,需要更长的LLC谐振周期和释放时间。因此选择合适的MOSFET(足够小的等效寄生电容),对于ZVS的实现至关重要,尤其是当Vds接近于0的时候,等效输出电容要足够小,这样还可以进一步降低死区时间并提高LLC的工作效率。下图进一