下载此文档

第3章组合逻辑电路设计2.ppt


文档分类:通信/电子 | 页数:约53页 举报非法文档有奖
1/53
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/53 下载此文档
文档列表 文档介绍
****1,2,3,9,10,20,21,32,35,46,(续)**功能描述(specification):如果没有现成的描述,则先要分析问题,得到一个符合要求的电路功能描述。形式化(formulation):根据功能描述推导出真值表或初始的布尔表达式,从而获得输入端与输出端的逻辑关系。优化(opimization):采用两级或多级优化。画出逻辑图或提供一个目标电路的网表,目标电路由与门、或门和反相器组成。工艺映射(technologymapping):把逻辑图或网表转化成可以用工艺实现的新逻辑图或网表。验证(verification):验证最后设计的正确性。**例3-(续)功能描述:一个十进制数的余3码是在此十进制数加3的二进制组合。例如,十进制数5的余3码,是5+3=8的二进制组合:1000。每个BCD码都有四位,从最高位到最低位,分别标记为A、B、C、D。每个余3码也有四位,按最高位到最低位标记,分别是W、X、Y、Z。形式化:将一个BCD码加上0011(3)即可很容易地得到相应的余3码。非有效BCD码,可以假设不存在。所以,我们不用关心这些输入组合的余3码的二进制编码,将它们看做无关项。**初步优化:(续)**第二步优化:(续)**例3-(续)形式化:本电路的真值表功能描述:BCD码--七段码译码器(BCD-to-seven-segment)是一个输入为十进制数的BCD码,输出编码可以驱动数码管显示此十进制数字的组合电路。译码器的七个输出端(a,b,c,d,e,f,g)选择需要显示的数码管的相关段。**优化:单独实现这七个函数需要27个与门和7个或门。然而,通过共用表达式中存在的六个乘积项,可将与门的数量减少到14。(续)**:一种“分而治之”的方法例3-3设计一个4位比较器功能描述:比较器是一个比较两个二进制码以判定两者是否相等的电路。这种特殊的电路输入端包括两个矢量:A(3:0)和B(3:0)。矢量A有四位,A(3)、A(2)、A(1)和A(0),其中A(3)是最高级,向量B和向量A一样有相同的特性。电路的输出是一个1位的变量E,如果向量A和向量B相等则输出E等于1;如果向量A和向量B不相等则输出E等于0。形式化:由于本电路的规模较大,不宜采用真值表来形式化。**优化:MX电路可以用下面的等式描述。输出E的等式:(续)**(续)分层设计可以使复杂电路的表示变得简单一些更复杂的结构也可被预定义为基本模块,用符号而不是电路图来表示在分层设计是中,模块可重复使用

第3章组合逻辑电路设计2 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数53
  • 收藏数0 收藏
  • 顶次数0
  • 上传人892629196
  • 文件大小2.16 MB
  • 时间2019-08-22