下载此文档

静态存储器扩展实验报告.doc


文档分类:IT计算机 | 页数:约14页 举报非法文档有奖
1/14
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/14 下载此文档
文档列表 文档介绍
静态存储器扩展实验报告深圳大学实验报告课程名称:微机原理与接口技术实验项目名称:静态存储器扩展实验学院:信息工程学院专业:电子信息工程指导教师:周建华报告人:洪燕学号:2012130334班级:电子3班实验时间:2014/5/21实验报告提交时间:2014/5/:。。,TD-PITE实验装置或TD-PITC实验装置一套,示波器一台。,是计算机的重要组成部分,静态RAM是由MOS管组成的触发器电路,每个触发器可以存放1位信息。只要不掉电,所储存的信息就不会丢失。因此,静态RAM工作稳定,不要外加刷新电路,使用方便。但一般SRAM的每一个触发器是由6个晶体管组成,SRAM芯片的集成度不会太高,目前较常用的有6116(2K×8位),(8K×8位)和62256(32K×8位)。本实验平台上选用的是62256,两片组成32K×16位的形式,共64K字节。。本系统采用准32位CPU,具有16位外部数据总线,即D0、D1、…、D15,地址总线为BHE#(#表示该信号低电平有效)、BLE#、A1、A2、…、A20。存储器分为奇体和偶体,分别由字节允许线BHE#和BLE#选通。存储器中,从偶地址开始存放的字称为规则字,从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期,BHE#和BLE#同时有效,从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期,第一个时钟周期BHE#有效,访问奇字节;第二个时钟周期BLE#有效,访问偶字节。处理器访问字节只需要一个时钟周期,视其存放单元为奇或偶,而BHE#或BLE#有效,从而选通奇体或偶体。。(左)和非规则字(右)()SSTACK SEGMENTSTACK DW32DUP(?)SSTACK ENDSCODE SEGMENTSTART PROCFAR ASSUMECS:CODE MOVAX,8000H ;存储器扩展空间段地址 MOVDS,AXAA0: MOVSI,0000H ;数据首地址 MOVCX,0010H MOVAX,0000HAA1: MOV[SI],AX INCAX INCSI INCSI MOVAX,4C00H INT21H ;程序终止START ENDPCODE ENDS 、步骤:,按图接线。,经编译、链接无误后装入系统。,待程序运行停止。:D8000:0000回车,即可看到存储器中的数据,应为0001、0002、…、000F共16个字。:编写实验程序,将0000H~000FH共16个数写入SRAM的从0000H起始的一段空间中,然后通过系统命令查看该存储空间,检测写入数据是否正确。::(1)由实验代码可得:此实验完成的将连续的16个数据存入地址由80000H到800A0这段内存中;(2)由结果可得,最终CX由最初的0010H变为0000H,SI由最初的0000H变成00A0H,成功实现了16个数的存入;(3)此实验中SRAM有15根地址线,16根数据线,将SRAM的15根地址线与系统总线的低15位相连,系统其他的地址线用作静态存储器的片选信号(4)存储器的扩展的关键在于存储器的地址线和系统地址总线的连接,还有片选信号由系统剩余的地址线经过译码器产生,对于数据线一般存储器和系统都能一一对应上;

静态存储器扩展实验报告 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数14
  • 收藏数0 收藏
  • 顶次数0
  • 上传人luyinyzha
  • 文件大小237 KB
  • 时间2019-08-25