山东大学年数字电路期末试卷及标准答案.doc

山东大学年数字电路期末试卷及答案————————————————————————————————作者:————————————————————————————————日期: 试题B一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内,每小题2分,共20分)()10转换成二进制数是[]①②③④[]①②③④×16存储容量的只读存储器(ROM),有[]个字节①2000②4000③2048④,正确的是[]①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻③门关态时输出电阻比开态时大④,包括保持a,采样b,编码c,量化d四个过程,他们先后顺序应该是[]①abcd②bcda③cbad④[]①PAL②GAL③CPLD④[]①OC门②I2L门③ECL门④:4,则一个周期内高低电平持续时间之比为[]①1:3②1:4③1:5④1:,当输入序列中连续输入5位数码均为1时,电路输出1,则同步时序电路最简状态数为[]①4②5③6④,LS表示[]①S②低功耗肖特基③低速肖特基④低密度高速二、填空题(把正确的内容填在题后的括号内。每空2分,共30分。),有。当输入电压时,输出电压为,当输入电压时,输出电压为。图12、对于同步计数器74161,如果输入时钟是周期方波,在正常计数时,进位输出保持高电平的时间为个周期。,基准电压=10V,D3D2D1D0=1010时对应的输出电压为。;如果用D触发器来实现T触发器功能,则T、D间的关系为;如果要用D触发器来实现J-K触发器功能,则D,J,K三者关系为。×32bit的RAM,需要块2K×8bit的RAM,地址线的高位作为地址译码的输入。,阵列和单元构成,其中,阵列是可编程的。。,输出脉宽TW≈。三、分析题(共30分),译码器为图2所示,输入是0-9的四位8421BCD码(),为了使数码管显示出相应输入,则给出译码器7段输出()真值表,如果使用四位地址线的PROM实现该功能,画出阵列图。(7分),已知输入是周期方波。(7分)图3分析图4所示时序电路。(8分)(1)该电路是同步的还是异步的?(2)列出驱动方程,状态方程,输出方程,状态转移表和画出状态转移图。图4给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。(8分)图5四、设计题(每题10分,共20分)-十进制译码器,接成一位全减器(即一位带借位输入的二进制减法电路),可以附加必要的门电路(A为被减数,B为减数,CI为借位输入,F为差,CO为借位输出),只有在连续两个或者两个以上时钟作用期间两个输入信号X1和X2