时钟同步技术概述.docx

作为数字通信网的基础支撑技术,时钟同步技术的发展演进始终受到通信网技术发展的驱动。在网络方面,通信网从模拟发展到数字,从 TDM 网络为主发展到以分组网络为主;在业务方面,从以 TDM 话音业务为主发展到以分组业务为主的多业务模式,从固定话音业务为主发展到以固定和移动话音业务并重,从窄带业务发展到宽带业务等等。在与同步网相关性非常紧密的传输技术方面,从同轴传输发展到 PDH,SDH,WDM 和DWDM,以及最新的 OTN 和 PTN 技术。随着通信新业务和新技术的不断发展,其同步要求越来越高,包括钟源、锁相环等基本时钟技术经历了多次更新换代,同步技术也在不断地推陈出新,时间同步技术更是当前业界关注的焦点。2、时钟技术发展历程时钟同步涉及的最基本技术包括钟源技术和锁相环技术,随着应用需求的不断提高,技术、工艺的不断改进,钟源技术和锁相环技术也得到了快速的演进和发展。(1) 钟源技术时钟振荡器是所有数字通信设备的基本部件,按照应用时间的先后,钟源技术可分为普通晶体钟、具有恒温槽的高稳晶振、原子钟、芯片级原子钟。一般晶体振荡器精度在 nE-5~nE-7 之间,由于具有价格便宜、尺寸小、功耗低等诸多优点,晶体振荡器在各个行业和领域中得到广泛应用。然而,普通晶体钟一般受环境温度影响非常大,因此,后来出现了具有恒温槽的晶体钟,甚至具有双恒温槽的高稳晶体钟,其性能得到很大改善。随着通信技术的不断发展,对时钟精度和稳定性提出了更高的要求,晶体钟源已经难以满足要求,原子钟技术开始得到应用,铷钟和铯钟是其中最有代表性的原子钟。一般来说,铷钟的精度能达到或优于 nE-10 的量级,而铯钟则能达到或优于 1E-12 的量级。然而,由于尺寸大、功耗高、寿命短,限制了原子钟在一些领域的应用,芯片级原子钟有望解决这个难题。目前民用的芯片级原子钟基本上处于试验阶段,其尺寸只有立方厘米量级,耗电只有百毫瓦量级,不消耗原子,延长了使用寿命,时钟精度在 nE-10量级以上,具有很好的稳定性。芯片级原子钟将在通信、交通、电力、金融、国防、航空航天以及精密测量等领域有着广泛的应用前景。(2) 锁相环技术锁相环技术是一种使输出信号在频率和相位上与输入信号同步的电路技术,即当系统利用锁相环技术进入锁定状态或同步状态后,系统的震荡器输出信号与输入信号之间相差为零,或者保持为常数。锁相环路技术是时钟同步的核心技术,它经历了模拟锁相环路技术和数字锁相环路技术的时代,直至发展到今天的智能锁相环路技术。模拟锁相环的各个部件都是由模拟电路实现,一般由鉴相器、环路滤波器、压控振荡器等 3 部分组成,其中鉴相器用来鉴别输入信号与输出信号之间的相位差,并输出电压误差,其噪声和干扰成分被低通性质的环路滤波器滤除,形成压控振荡器的控制电压,其作用于压控振荡器的结果是把它的输出振荡频率拉向环路输入信号频率,当二者相等时,即完成锁定。与模拟锁相环相比,数字锁相环中的误差控制信号是离散的数字信号,而不是模拟电压,因此受控的输出电压的改变是离散的而不是连续的。另外,环路组成部件也全用数字电路实现,改善了模拟锁相环稳定性差的问题。随着数字技术的发展,出现了智能锁相环路技术,即直接数字频率合成(DDS—Digital Direct Frequency Synthesis)技术。智能全数字锁相环在单片 FPGA 中就可以实现。借助