第四章组合逻辑模块及其应用..docx

第四章  基本要求1. 熟练掌握译码器、编码器、数据选择器、数值比较器的逻辑功能及常用中规模集成电路的应用。2. 熟练掌握半加器、全加器的逻辑功能,设计方法。3. 正确理解以下基本概念:编码、译码、组合逻辑电路、时序逻辑电路。  试用与非门设计一个译码器。译码器的输入是 5 进制计数器的输出Q3、Q2、Q1,译码器的输出为 W0~W3,其真值表如表题  所示。表题  入 输 出Q3 Q2 Q1 W0 W1 W2 W3 W40 0 00 0 10 1 00 1 11 0 01    0    0    0    00    1    0    0    00    0    1    0    00    0    0    1    00    0    0    0     试用与非门设计一个译码器,译出对应 ABCD=0011、0111、1111 状态的三个信号,其余 13 个状态为无效状态。  图题  是一个三态门接成的总线电路,试用与非门设计一个最简的译码器,要求译码器输出端 L1、L2、L3 轮流输出高电平以控制三态门,把三组数据 D1、D2、D3反相后依次送到总线上。 为了使 74138 译码器的第 10 脚输出为低电平,请标出各输入端应置的逻辑电平。 由译码器 74138 和门电路组成的电路如图题  所示,试写出 L1、L2 的最简表达式。  试用译码器 74138 和适当的门电路实现逻辑函数:=L= ABC + ABC + ABC +   试用译码器 74138 和适当的门电路实现下面多输出逻辑函数:(1) L1 = AB¡÷¡÷¡÷2(2) L2 = ABC + AB(3) L3 = B +   试用译码器 7442 和适当的门电路实现下面多输出逻辑函数:(1)L1=∑m(0,2,4,6,7)(2)L2=∑m(1,3,4,5,9)L1 L2译码D1L1D2L21EN1EN总线&     &Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0器L3D31EN74138G1 G2AG2B A2 A1 A01 0 0A B C图题  图题   应用译码器 74138 设计一个能对 32 个地址进行译码的译码系统。 应用 74138 和其他逻辑门设计一地址译码器,要求地址范围是十六进制00~3F。 使用七段集成显示译码器 7448 和发光二极管显示器组成一个 7 位数字的译码显示电路,要求将  显示成 ,各片的控制端应如何处理?画出外部接线图。(不考虑小数点的显示)  试用 4 选 1 数据选择器分别实现下列逻辑函数:(1) L1 = F ( A, B) = ∑m(0,1,3)(2) L2 = F ( A, B, C) = ∑m(0,1,5,7)(3) L3 = AB + BC(4) L4 = ABC + A(B + C)  试用 8 选 1 数据选择器 74151 分别实现下列逻辑函数:(1) L1 = F ( A, B, C) = ∑m(0,1,4,5,7)(2)L2 = F ( A, B, C, D) = ∑m(0,3,5,8,