复旦集成电路工艺课件-08讲述.ppt

*/39集成电路工艺原理仇志军******@*/39大纲第一章前言第二章晶体生长第三章实验室净化及硅片清洗第四章光刻第五章热氧化第六章热扩散第七章离子注入第八章薄膜淀积第九章刻蚀第十章后端工艺与集成第十一章未来趋势与挑战*/39掺杂(doping):将一定数量和一定种类的杂质掺入硅中,并获得精确的杂质分布形状(dopingprofile)。MOSFET:阱、栅、源/漏、沟道等BJT:基极、发射极、集电极等掺杂应用:BECppn+n-p+p+n+n+BJTpwellNMOS*/39杂质分布形状(dopingprofile)举例*/39掺杂过程气/固相扩散离子注入或退火预淀积=优点缺点预淀积控制剂量恒定剂量推进退火离子注入气/固相扩散室温掩蔽无损伤掺杂精确剂量控制1011~1016/cm2剂量精确的深度控制高浓度浅结形成灵活损伤错位会导致结漏电需要长时间驱入退火方可能获得低表面浓度沟道效应会影响杂质分布低剂量预淀积困难注入损伤增强扩散受到固溶度限制*/39基本概念结深xj(JunctionDepth)薄层电阻Rs(SheetResistance)杂质固溶度(Solubility)*/391、结深的定义xj:当x=xj处Cx(扩散杂质浓度)=CB(本体浓度)器件等比例缩小k倍,S技术中,采用浅结和高掺杂来同时满足两方面的要求*/392、薄层电阻RS(sheetresistance)方块电阻tlw薄层电阻定义为*/39方块时,l=w,R=RS。所以,只要知道了某个掺杂区域的方块电阻,就知道了整个掺杂区域的电阻值。RS:表面为正方形的半导体薄层,在电流方向呈现的电阻。单位为/(即)RS:正方形边长无关其重要性:薄层电阻的大小直接反映了扩散入硅内部的净杂质总量*/39物理意义:薄层电阻的大小直接反映了扩散入硅内部的净杂质总量q电荷,载流子迁移率,n载流子浓度假定杂质全部电离载流子浓度n=杂质浓度N则:Q:从表面到结边界这一方块薄层中单位面积上杂质总量