异步复位设计中的亚稳态问题及其解决方案.doc

,Dec.,2002MetastabilityandSolutioninAsynchronousResetDesignsTIANZhiming,YANGJun,LUOLan(NationalSystemEngineeringResearchCenterforASIC,SoutheastUniversity,Nanjing,210096,)Abstract:Althoughanasynchronousresetisasafewaytoreliablyresetcircuitry,-:asynchronousreset;metastability;:1130B异步复位设计中的亚稳态问题及其解决方案田志明,杨军,罗岚210096)(东南大学国家专用集成电路系统工程技术研究中心,南京①摘要:尽管异步复位是一种安全可靠复位电路的方法,但如果处理不当的话,异步复位释放可能会导致亚稳态(metastability)的问题。本文分析了这个问题产生的原因和后果,给出了一种可能的解决方案,在设计中加入复位同步器逻辑和复位分配缓冲树。这种方法综合了同步复位设计与异步复位设计的优点,解决了异步复位设计中的亚稳态问题。关键词:异步复位;亚稳态;平均无故障时间中图分类号:TN402文献标识码:A文章编号:(2002)1005-949004-0435-05内部三态总线,为防止内部三态总线在芯片加电时1引言的竞争,同步复位的芯片必须有一个上电异步复[2]位。而这些又是异步复位的优势,异步复位最大复位的问题是ASIC设计中一个基本而又重要的问题。设计者可以选择采用同步复位或是异步复位。同步复位将综合出较小的触发器,对设计门数有所节约,对基于周期的仿真器来说,在同步复位下[3]工作要容易得多;同步复位中,时钟起到了过滤复的优点是,数据通路就可以不依赖于时钟而确保清洁可控。然而,异步复位也有其固有的缺陷。异步复位设计的DFT(可测性设计)与STA(静态时序分析)的复杂性要高于同步复位设计;但异步复位中最严重的问题是,如果异步复位信号在触发器时钟有效沿附近“释放”(复位信号从有效变为无效)的话,可能[1]会导致触发器输出的亚稳态。本文分析了这个问位信号小毛刺的作用。然而,同步复位需要一个脉宽沿展器来保证复位信号有一定脉冲宽度,以确保[6]时钟的有效沿能采样到;设计者必须既使用悲观的仿真器对比乐观的仿真器,在仿真的过程中,复位信号有可能会被X态掩盖;如果ASIC或FPGA含有题产生的原因和后果,给出了一种可能的解决方案。①来稿日期:2002-08-16436电子器件第25卷了可能产生的问题。他们在可控的仿真环境下进行2异步复位的问题许多设计者使用异步复位是因为喜欢这样的想复位测试,一切工作正常,然而真实的系统却会间歇性的出错。设计者常常低估了真实系统中(不可控环境)的复位信号“释放”问题。而这个问题可能导致芯片进入未知的亚稳态,从而让所有的复位都失效。法,通过复位将他们的电路完全置于一种可控的状态。然而很多设计者仅仅只是使用异步复位,忽略图1异步复位的recoverytime和removaltime[4]围之内。,(recoverytime)指的是原本有trecovery效的异步复位信号释放(对低电平有效的复位来说就是上跳沿)与紧跟其后的第一个时钟有效沿之间所必须的最小时间。tremoval(removaltime)指的是时钟有效沿与紧跟其后的原本有效的异步复位信号变得无效之间所必须的最小时间。如果异步复位信号的上跳沿(以低电平有效为例)落在trecovery与tremoval的窗口之内,触发器的输出端的值将是不确定的,可能是高电平,可能是低电平,可能处于高低电平之间,也可能处于震荡状态),并且在未知的时刻会固定到高电平或低电平。这种状态就称为亚稳态。反映到仿真模型中,输出