基于tms320c54x的双调制解调器的设计与实现.doc

基于TMS320C54X的双调制解调器的设计与实现基于TMS320C54X的双调制解调器的设计与实现李朝海李在铭电子科技大学(成都610054)1引言在有差错信道中进行数据的高可靠性甚至无误码传输,可采用传统的差错重传(ARQ)和前向纠错(FEC)等技术,但这些技术都不可避免地存在时延和时延抖动,信道利用率低,开销大等弊端,不适合于需要一定的可靠性又要求实时传输或对突发业务立即进行处理的场合,如多媒体数据(语音,图像,文本数据)的通信、电力调度系统之间的通信、公安系统突发任务的下达等。基于TMS320C54的双MODEM可在一定程度上避免这些问题,它采用两路全双工的数据通信链路来进行数据传输,相当于用两条线路来传输一路信息,接收端根据两条线路的接收质量智能地决定接收哪路信息,自动切换,无需采用ARQ或FEC等技术就可实现数据的高可靠性传输。该系统采用DSP技术,以平衡对称设计思路,实现双MODEM在同一平台上实施,并利用软件无线电技术实现多种选择灵活搭配,除了具有电路设计、调试简单、可靠性高和抗噪声能力强等特点外,还具有以下优点:·传输中心频率灵活可变,可适用于上音频电力线载波(f=2880Hz,3000Hz)、微波(f=1700Hz)、无线(f=1500Hz),以及电力线载波机话音通道(f=1200Hz)组成的通讯网中,采用本机传送数据可统一所有的MODEM型号,便于互换与维修。·解调部分具有AGC(自动增益控制)功能。·具有定性的误码显示,线路信噪比状况一目了然。·支持两个MODEM独立使用。,主要由以下五部分构成:(1)DSP最小系统数字处理系统由于其可靠性高、可编程性强等优势在通信、航天制导、仪器仪表等各个领域正得到越来越广泛的应用。在双MODEM中由一片TMS320C5402DSP芯片和一片EPROM构成的DSP最小系统是整个系统的关键部分。TMS320C54X是TI公司TMS320系列芯片中新一代16-bit定点DSP,适合于高速的数字信号处理。其特点如下:·先进的多总线结构,一条程序总线,三条数据总线,四条地址总线,使得灵活性和性能大大提高。·外接1024kHz晶振,指令周期为10ns,100MIPS运算速度。·提供PowerDown低功耗方式。·17×17-bit的并行乘法器为非流水单周期的乘法/累加(MAC)操作产生40-bit的乘积。·8个辅助寄存器和一个专用运算单元支持间接寻址。·4级流水操作用于延迟分支,调用和返回指令。·16个软件可编程的等待状态发生器,用于程序、数据、I/O存储器空间的延时等待操作。·可访问的扩展存储器空间为192k×16-bit(其中64k程序存储器、64k数据存储器、64kI/O存储器)。·支持多达16个用户可屏蔽中断(SINT15-SINT0),JTAG扫描仿真逻辑()(2)CPLD控制逻辑现场可编程逻辑门阵列(FPGA)和高性能数字信号处理器(DSP)是信号处理领域两大关键器件,FPGA和DSP的运算速度及并行处理能力成为制约高速信号处理应用的主要因素,FPGA以其设计灵活性及硬件高密度性在信号处理领域显示出越来越重要的作用。该系统的CPLD控制逻辑采用XILIN的XC9536来完成,XC