VHDL秒表计时器.doc

VHDL秒表计时器本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片,用VHDL语言描述的。它除开关、时钟和显示功能以外,它还包括1/100s计时器所有的控制和定时功能,其体积小,携带方便。计时器的设计功能:(1) 精度应大于1/100s(2) 计时器的最长计时时间为1小时      在一般的短时间计时应用中,1小时应该足够了。为此需要一个6位显示器,。(3) 设置复位和启/停开关      复位开关用来使计时器清0,并作好清0准备。启/停开关的使用方法与传统的机械计时器相同,即按一下启/停开关,启动计时器开始计时,再按一下启/停开关计时终止。复位开关可以在任何情况下使用,即使在计时过程中,只要按一下复位开关,计时进程应立即终止,并对计时器清零。设计方案:   为了便于描述,将整个计时控制芯片分成5个子模块:键输入子模块(keyin),时钟产生子模块(clkgen),控制子模块(ctrl),tclk)和显示子模块(disp),各模块之间信号连接关系的方框图如下:芯片设计:各模块程序及生成的符号文件如下:。libraryieee;;;entitykeyinisport(reset,start_stop,clk:instd_logic;res,stst:outstd_logic);endentity;architectureaofkeyinissignalres0,res1,stst0,stst1:std_logic;beginprocess(clk)beginif(clk'eventandclk='0')then res1<=res0; res0<=reset; stst1<=stst0; stst0<=start_stop;endif;endprocess;process(res0,res1,stst0,stst1)beginres<=clkandres0and(notres1);stst<=clkandstst0and(notstst1);endprocess;enda;;;; t10IS   PORT(reset,en,clk:INSTD_LOGIC;         carry:OUTSTD_LOGIC;         q   :OUTSTD_LOGIC_VECTOR(3DOWNTO0));T10; t10IS    SIGNALqs:STD_LOGIC_VECTOR(3DOWNTO0);    SIGNALca:STD_LOGIC;BEGIN   PROCESS(clk)     BEGIN      IF(clk'EVENTANDclk='1')THEN         IF(reset='1')THEN             qs<="0000";