电磁兼容与高速电路设计2 图文.doc

电磁兼容与高速电路设计2_图文Á2-1功耗(PowerDissipationÁ2-2速度(SpeedÁ2-3封装(Packaging功耗(PowerDissipation,速度(Speed和封装(Packaging始终是数字电路设计要认真考虑的三个基本方面。低功耗,高速度和便宜、简单的芯片封装一直是我们所希望,所追求的。但是,三者是很难同时蒹得的,尤其是对于高速数字电路设计。2-1功耗(。静态功耗和动态功耗À静态功耗(QuiescentPowerDissipation用于保持逻辑门电路在某个逻辑状态或另一个逻辑状态所需要的功耗。计算:在无负载情况下,电路中各个阻性元件上的功耗之和。的乘积表示。À动态功耗(ActivePowerDissipation当逻辑门从某一逻辑状态到另一个逻辑状态所需要的功耗。(0→1,1→相关的静态功耗,速度越高(工作频率越高,功耗越大。:考虑静态和动态,分为四个方面:Á输入功耗前级驱动(+输入级本身带来的功耗。Á内部功耗无负载时的内部电路功耗,包括输出驱动电路Á驱动电路功耗加负载时,驱动电路额外需要的功耗Á(ActivePowerDissipationÁ动态功耗主要来源于两个方面:À容性负载的充放电内部分布电容(PN结电容负载电容(为主À图腾柱(Totem-、放电在电路的阻性元件上产生功耗(如:驱动电路的电阻充电与放电的功耗相同。2。对电容C充放电,一个周期在充放电回路上消耗的能量为:P=C·VCC2。P=2应是一个近似值。设频率为F,则充电与放电的功耗为:P=F·C·VCC2。注意:当跳变随时钟fCLK交替时,F=(1/2·fCLK当跳变是随机时,一般有:F=(1/4·-Pole引起的交迭电流Totem-Pole结构理论上任何时候只能有一个管子导通。但在高低电平交替时,总有一段交迭,两管同时导通。导致一个较大的电流存在,即:所谓的交迭偏置电流(OverlappingBiasCurrent在SchottkyTTL出现之前,在0→1跳变时,Q2进入深度饱和,退饱和时需要较长时间,因而有较大的交迭偏置电流。Schottky管限制了饱和,减少了交迭。CMOS偏置电流小,因而交迭也小。TTL偏置电流大,交迭最大。设交迭电流引起的功耗正比于门电路的工作频率F,则有:P∝F由于慢速器件的交迭时间交长,所以附加的功耗未必小,在同样的频率情况下,功耗反而大。(InputPowerDissipation输入功耗包括两部分:À静态功耗输入电流乘以输入电压的摆幅(Iin·ΔVin。指的是输入电流在输入电路上的功耗。输入电流由前级提供。即:能量由前级提供,在本级输入电路上产生热。À动态功耗PActive=F·Ci·ΔVi2这里:F:工作频率;Ci:等效输入电容;ΔVi:输入电压摆幅À从整体上讲:由于较高的输入阻抗,输入电流很小,静态功耗很小。输入电容也小,因此,动态功耗也小。Á一个万用表与供电电源串联,,则静态功耗为:Á由该芯片的动态功耗常数KActive和工作频率F,我们有:PIV=⋅TotalQuiescentActivePPFK=+。输出驱动电路的功耗大小取决于输出驱动电路的结构、逻辑电平、输出负载以及工作频率。常见的输出驱动电路有以下四种:À图腾柱(Totem-Pole输出(TTL,CMOSÀ射极跟随器(EmitterFollower输出(ECL/PECLÀ集电极开路输出(GTL,OC,ODÀ电流源输出(LVDS◆CMOS以MotorolaFACTFamily为例,输出电路在高低电平时的等效电路分别如右图所示。设:VCC=①由手册查出对应的高低电平数值■VOLIO=50μA:.-40oC~85oCIO=24mA:.-40oC~85oC■VOHIO=-50μA:.-40oC~85oCIO=-24mA:.-40oC~85oC注意:对于CMOS电路:不同的电平状态,不同的温度条件,不同的电源电压条件下■VOLIO=50μA:RB=====24mA:RB====.■VOHIO=-50μA: