基于multisim8的数字频率计的设计与开发.doc

电子线路课程设计(报告题目基于Multisim8的数字频率计的设计与开发系别物理与电子工程学院专业电子与信息工程班级电信092学号160409214学生姓名顾海峰指导教师卢怡日期2012/11/1~2012/12/20目录一题目要求与方案论证((设计题题目数字频率计的设计(((2二电子线路设计与实现((4三总结与体会(15参考文献(撰写格式如下(16附录1(17附录2((设计题题目数字频率计的设计频率计是用来测量正弦信号、矩形信号、三角形信号等波形工作频率的仪器,根据频率的概念是单位时间里脉冲的个数,要测被测波形的频率,则须测被测波形中1S里有多少个脉冲,所以,如果用一个定时时间1S控制一个闸门电路,在时间1S内闸门打开,让被测信号通过而进入计数译码器电路,即可得到被测信号的频率fx。任务要求分析:频率计的测量范围要求为10Hz~100KHz,且精度为10Hz,所以有用4片10进制的计数器构成1000进制对输入的被测脉冲进行计数;要求输入信号的幅值为20mV~5V,所以要经过衰减与放大电路进行检查被测脉冲的幅值;由于被测的波形是各种不同的波,而后面的闸门或计数电路要求被测的信号必须是矩形波,所以还需要波形整形电路;:用十进制数码管显示测量信号的频率。2测量范围为10HZ~100kHZ。3检测精度不低于1%。:振荡电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。由石英晶体多谐振荡电路,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,,,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端C产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零.(简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,,为下一次测量做准备,实现了可重复使用,=1s,计数器显示fx=N(T时间内的通过闸门信号脉冲个数若T=10s,通过闸门脉冲个数位N时,fx=10N,(,被测信号的频率计算公式是fx=N/,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,,时基电路是关键,,可得出数字频率计的原理框图如下:(晶荡电路的作用是产生稳定的工作时钟信号,经过分频,控制电路,以产生测频所需要的各种控制信号。为保证检测频率的准确性,工作时钟的稳定,准确至关重要,所以在实际系统中,均采用晶体振荡电路。晶振电路可以在任意多谐振荡电路中接入石英晶体来构成,其振荡频率即取决于石英晶体的固有谐振频率,而且非常稳定。石英晶体多谐振荡电路如下所示,,,选用4060芯片进行分频即可得到2Hz的基准信号。。虽然晶振电路不需要信号源,但由于仿真软件是;理想的电磁环境,器件本身接受不到干扰,因此不能起振,所以在仿真时必须在电路旁边放置一个信号源方能起振。2-1石英晶体多谐振荡电路分频电路可以由计数器构成,选用4060芯片进行142分频即可得到2Hz的基准信号,。或者选用4片4位二进制计数器74161串接成16位二进制计数器,。这里用74161构成分频电路。2-2分频电路分频电路的封装模块输入端CLK接晶振电路输出,EN为运行控制输入