一款效率高达.doc

作者:JeffFalin,德州仪器(TI)HPA便携式电源应用产品部言为了满足稳定性及启动时大的浪涌电流要求,对稳压器的压降有严格的限制,而且还需配备体积较大、效率较低的输出电容,因此多年来,在较高电流(超过1A)的低输出电压应用中使用线性稳压器一直都是个难题,现在可以利用TI的双输入轨TPS74x01来解决这些问题。线性稳压器拓扑结构概述在较高电流应用中使用线性稳压器的主要问题在于效率低下,其效率可通过VOUT/VIN计算得出。线性稳压器中的功率损耗(PLOST)主要来自其封装,该功率损耗可以通过如下公式计算得出:TO-263或D2PAK封装是可用于线性稳压器的最大表面贴装封装。如果不计气流的话,(假设该封装与一块较大的铜板焊接在一起用于散热)。许多配备了PMOS旁路元件的高电流“低压降”~,其不但可以为内部LDO驱动电路供电,而且还足以驱动PMOSFET来提供较高的输出电流。由于额外气流和/或需要对稳压器所产生的热量进行外部散热,因此,,并且成本也会增加。与类似的额定电流PMOSFET相比,NMOSFET本身具有较低的rDS(on),因此NMOSFET旁路元件只需较低的VIN-VOUT压降即可提供相同强度的电流。然而,基于NMOS的稳压器的源极跟随器结构要求,FET栅极电压至少为一个高于输出电压的阈值压降(通常为1V)。稳压器需要一个内部充电泵来提供更高的栅极驱动电压,,这就是开发双输入轨、基于NMOS旁路元件的TPS74x01系列线性稳压器的原因。压降如图1所示,TPS74x01稳压器具有两个输入电压,其中一个用来提供低电流偏置电压以驱动控制NMOS旁路器件的内部电路,另一个用来进行二次功率输入。由于所有的内部电路均使用较高的BIAS输入电压运行,因此旁路元件可以通过一个低压输入电源实现稳压。实际上,输入功率IN只受输出电压和器件压降的限制。图1TPS74201和TPS74401线性稳压器的结构图TPS74x01有两种不同的压降规范,第一种被称为VIN压降,其专门针对那些希望通过使用外部偏置电压来实现低压降的用户。。此类应用中,FPGA收发器一般使用低纹波、、3A的电源轨,。在此结构中,55℃×3mmQFN封装功耗仅为(-)×3A=,=80%的效率。第二种规范被称为VBIAS压降,该规格的压降专门针对那些希望将IN和BIAS引脚绑定在一起的用户。这样就可将该器件用于无辅助偏置电压或不要求低压降的应用中。因为VBIAS要为旁路FET提供栅极驱动,,同时压降受限于应用中所使用的BIAS。例如TPS74201可通过一个效率为66%()、(稍后将作讨论),并且功耗为:(5V-)×=