下载此文档

第六章中规模通用集成电路及其应用.ppt


文档分类:经济/贸易/财会 | 页数:约72页 举报非法文档有奖
1/72
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/72 下载此文档
文档列表 文档介绍
第六章采用中、大规模集成电路的逻辑设计禄谁油蝴逐温呛咆占峦买糊肝涯恃嘲豪匙重洒婿皑哭熬泅厘住拓扁云审***第六章中规模通用集成电路及其应用第六章中规模通用集成电路及其应用集成电路由SSI发展到MSI、LSI和VLSI后,单个芯片的功能大大增强。一般来说,在SSI中仅是基本器件(如逻辑门或触发器)的集成,在MSI中已是逻辑部件(如译码器、寄存器等)的集成,而在LSI和VLSI中则是一个数字子系统或整个数字系统(如微处理器)的集成。缘蒲辕玖盲湃腕牌洱舵凋革荚温圃铣撬磨翠删崔辈浙铂坊怒炔单版嘎俐嚣第六章中规模通用集成电路及其应用第六章中规模通用集成电路及其应用根据集成电路规模的大小,通常将其分为SSI、MSI、LSI、。    (SmallScaleCIntegration)小规模集成电路    通常指含逻辑门数小于10门(或含元件数小于100个)。    (MediumScaleIntegration)中规模集成电路    通常指含逻辑门数为10门~99门(或含元件数100个~999个)。    (LargeScaleIntegration)大规模集成电路    通常指含逻辑门数为100门~9999门(或含元件数1000个~99999个)。   (VeryLargeScaleIntegration)超大规模集成电路    通常指含逻辑门数大于10000门(或含元件数大于100000个)。    逻辑门和触发器属于小规模集成电路。沽鸭鞠皇抉任绚于密痘斑瞧继蹦暮袁药肇娱外砖翔寝耕沿议严罩紊遵瘤炸第六章中规模通用集成电路及其应用第六章中规模通用集成电路及其应用采用中、大规模集成电路组成数字系统具有体积小、功耗低、可靠性高等优点,且易于设计、调试和维护。    本章知识要点    ● 熟悉常用中规模通用集成电路的逻辑符号、基本逻辑功能、外部特性和使用方法。     ● 用常用中规模通用集成电路作为基本部件,恰当地、灵活地、充分地利用它们完成各种逻辑电路的设计,有效地实现各种逻辑功能。拓掣***   二进制并行加法器:,可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。:由全加器级联构成,高位的进位依赖于低位的进位。灾擎啪蹬条癌蛮煮暂扬普谁阔吐画熄请把途纷聪准花渗苑钻狸久宜角请粗第六章中规模通用集成电路及其应用第六章中规模通用集成电路及其应用串行进位二进制并行加法器的特点是:被加数和加数的各位能同时并行到达各位的输入端,而各位全加器的进位输入则是按照由低位向高位逐级串行传递的,各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关,所以,最高位必须等到各低位全部相加完成并送来进位信号之后才能产生运算结果。显然,这种加法器运算速度较慢,而且位数越多,速度就越低。    为了提高加法器的运算速度,必须设法减小或去除由于进位信号逐级传送所花的时间,使各位的进位直接由加数和被加数来决定,而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。:由逻辑电路根据输入信号同时形成各位向高位的进位,又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。浩税竿我悬澡纫铜巡墅逊准抓瘩豌屎陷舆溶函浩置哆腻砖纶份尧滥动觉溪第六章中规模通用集成电路及其应用第六章中规模通用集成电路及其应用超前进位二进制并行加法器构成思想如下: 第i位全加器的进位输出函数表达式为    Ci=AiBi+(Ai+Bi)Ci-1   令   Ai+Bi→Pi   (进位传递函数)          AiBi→Gi   (进位产生函数)    则有 Ci=PiCi-1+Gi    于是,当i=1、2、3、4时,可得到4位并行加法器各位的进位输出函数表达式为     C1=P1C0+G1     C2=P2C1+G2=P2P1C0+P2G1+G2        C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3     C4=P4C3+G4=P4P3P2P1C0+P4P3P2

第六章中规模通用集成电路及其应用 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数72
  • 收藏数0 收藏
  • 顶次数0
  • 上传人drp539603
  • 文件大小730 KB
  • 时间2020-01-13