非常实用的PCB可靠性设计规范EMC (2)模板.doc

非常实用的PCB可靠性设计规范EMC(2)印制电路板设计规范——基本要求目次目次 I前言 VI1 范围 12 规范性引用文件 13 术语和定义 1 同步动态随机存储器(essMemory) 1 双倍速率SDRAM(DoubleDataRateSDRAM) 1 四倍数据流SDRAM(Quad-DataRateSDRAM) 1 快速随机访问存储器(essmemory) 1 RUMBUSDRAM 1 抖动(Jitter) 2 容性耦合(Capacitivecoupling) 2 感性耦合(Inductivecoupling) 2 串扰(Crosstalk) 2 偏斜(Skew) 2 建立时间(setuptime) 2 保持时间(holdtime) 2 传播延迟(Propagationdelay) 2 飞行时间(Flighttime) 2 模拟信号(Analogsignal) 2 数字信号(Digitalsignal) 2 爬电距离(CreepageDistance): 2 电气间隙(Clearance) 34 PCB约束规则 3 物理约束规则 3 间距 3 线宽 3 过孔大小 4 特殊区域规则 4 电气约束规则 45 电平和接口 5 LVTTL 5 LVCMOS 5 GTL/GTL+ 5 GTL特性 6 GTL+特性 6 互连拓扑 7 SSTL 8 特性 8 兼容电平(端接方式) 8 HSTL 10 特性 10 兼容电平(端接方式) 11 LVDS 13 LVDS参数 13 LVDSConfigurations 13 PCB走线要求 14 端接 15 BLVDS 16 MLVDS 16 PECL 17 LVPECL参数 17 PECL之间的接口 19 PCB走线要求 19 CML 20 CML参数 20 CML之间的接口 20 PCB走线要求 20 LVDS、PECL和CML的接口 21 LVPECL与LVDS的接口 21 布局布线要求 216 存储器电路 21 SDRAM 21 SDRAM引脚说明及结构框图 21 SDRAM的时序分析及计算 22 端接 23 SDRAM的PCB布线要求 24 DDR 24 DDRSDRAM引脚说明及结构框图 24 DDR的时序分析及计算 24 端接 28 DDR的布线要求 29 QDRSDRAM 29 QDRSDRAM引脚说明及结构框图 29 QDR存储器的时序分析及计算 30 端接 30 QDR存储器的布局布线要求 31 FCRAM 32 FCRAM引脚说明及结构框图 32 FCRAM时序分析及计算 33 FCRAM端接的选择 33 FCRAM布局布线要求 34 RAMBUSDRAM 35 RAMBUSDRAM引脚说明及结构框图 35 RDRAM的时序要求 36 RDRAM的布局布线要求 407 时钟电路 44 时钟电路的基本原理 44 晶体(crystal)和晶振(oscillator) 44 时钟驱动器 45 时钟锁相环 46 时钟信号的端接 46 时钟电路的布局 50 时钟电路的布线 508 模拟和数模混合电路 52 通用数模混合电路布局布线要求 52 DAC转换器 53 DAC转换器原理 53 PCB设计 54 ADC转换器原理 55 ADC转换器原理 55 PCB设计 55 音频电路 55 时钟信号 56 电源供电电路(地、电源平面的分割) 56 按键开关噪声 56 电磁干扰 56 视频电路 56 时钟电路 56 电源供电电路(地/电源平面的分割) 57 其他布线要求 579 常用电源电路布局布线 57 线性稳压电源(LDO) 57 性能指标 57 电路原理方框图 58 外围电路布局要求 58 外围电路布线要求 58 典型电路分析 58 开关电源 59 性能指标 59 电路原理方框图 59 外围电路布局要求 60 外围电路布线要求 60 典型电路分析 60 通讯电源模块 61 性能指标 61 电路原理图 61 外围电路布局要求 62 外围电路布线要求 62 典型电路分析 6310 以太网 63 兼容性接口概念介绍 63 100BASE-T型100Mb/s基带网络介绍 64 MII 64 MII接口的特点 64 SMII 65 SSMII 6611 光模块电路 67 器件选型和PCB板材 67 器件布局 67 PCB布线 6712 接口电路 67 E1接口 67 电路布局、布线和接地 68 电话口 69 网络终端的电话口 69 公务接口 70 网口 71 电路 72 电路布局、布线 72 电源和地层的连接 7313 附录 73 走线的载流能力 73 过孔和电流的关系 75