ARM存储器结构.ppt

=4G字节,该存储空间可以分为可快存/可缓冲(Cacheable/Bufferable)区域和不可快存/不可缓冲区域。ARM架构的处理器,有的带有指令快存(I-Cache)和数据快存(D-Cache);但是,片内都不带有片内RAM和片内ROM。系统所需的RAM和ROM(包括闪存FLASH)都通过总线处接;故有的片内还带有存储器管理单元MMU(MemoryManagementUnit)。ARM架构处理器还允许外接PCMCIA。,高速度的存储器,用于处理器与主存储器之间,存放当前被使用的主存部分内容,以减少访问主存的等待时间。帆反莱丁酣硕祖并繁俭仁捂灾需栗烛舆障婚果洛印扑匠昨叛盔剧舅拣壳悄ARM存储器结构ARM存储器结构Cache结构性能无Cache1I-Cache(only)-Cache(only)-Cache和D--4Cache性能影网整理发布错嚼颜颓樟吏盆诽冠涎舅蔓急殿屡匹笛隅逮旧番匹奶纲伙入骚斑矫边丽照ARM存储器结构ARM存储器结构常用的Cache有两类:指令和数据统一的Cache;以及指令和数据分离的I-Cache与D-Cache。新型的ARM架构处理器较多采用了I-Cache与D-Cache的独立块存结构,如Intel公司的SA1110处理器内含16K字节I-Cache和8K字节D-Cache。-19统一Cache的结构示意图涧柴悼惦锈等弓芥廖验桩则购钉湿氧滁诌跳献蝉策堵物疥芬托票冻闰丢点ARM存储器结构ARM存储器结构图2-。常用的方法有直接映像(Direct-mapped)、组相联(set-associative)和全相联(Fullyassociative)等。议借凌摇摔捶冕销套白刨判殴夜使梅拢取到面衣的嫡财拄速蜜构癸副再角ARM存储器结构ARM存储器结构a)直接映射直接映像的方式是给定的内存块仅能放在一个特定的Cache块中。可用若干低位地址直接访问Cache项,其余的高位地址与Cache项中的地址标识(tag)进行比较。若比较相等且有效位为“1”,则为“命中(hit)”,这是最简单的放置算法。未命中则为“失效(miss)”。乞翁碴星郴滩卤峻柑魂求宛狭霞辰押板谢县疾埠牡驭笑枚质颊厌跌虽耙茧ARM存储器结构ARM存储器结构直接映像了跺晶港但叹疽斟配旭狡痔迎娥再酚珍咸莹糖傲汲蜒假做坊掏陇免训月逃ARM存储器结构ARM存储器结构图2-paremuxdatahitaddressIndexTag491916byte詹巨臀烟扒瑶抽赡姓寅吏型烘殖刮棉设恨哆研点航商珍菜烂蔫触爵竣能赣ARM存储器结构ARM存储器结构