基于FPGA分布式算法实现探究.doc

基于FPGA分布式算法实现探究.doc基于FPGA分布式算法实现探究【摘要】目前使用分布式算法是FPGA设计FIR数字滤波器常用的结构,本文主要对基于FPGA分布式算法的三种常用实现结构进行了深入的分析与研究,在此基础上,针对三种结构存在的缺陷与不足,提出了优化改进方案,并分析了改进方案的优势,对设计数字滤波器具有一定参考意义和实用价值。【关键词】FPGA分布式算法(DA)查找表数字滤波分布式算法(distributedarithmetic,DA)是在上个世纪70年代初被首次提出的,但直到Xilinx公司发明FPGA(现场可编程门阵列,FieldProgrammableGateArray)的查找表结构以后,DA算法才广泛应用在计算乘积和之中。与传统算法相比,分布式算法可以极大地减少硬件电路规模,很容易实现流水线处理,提高电路的执行速度。这种方法是目前比较常用的基于FPGA设计FIR滤波器的方法。分布式算法与传统的乘法器结构相比,因巧妙的利用ROM查找表将固定系数的乘累加运算转化为查表操作,消除了消耗资源的乘法器,因此,当数据的位宽比较小时,就实现FIR滤波器的速度而言,DA算法要明显比乘累加运算快。但对于分布式算法的三种常用实现结构,不论是串行的、串并结合,还是全并行流水结构来实现基于DA算法的滤波器,当阶N很大时,需要的硬件资源很多,有时是不可能实现的,所以需要寻找一种改进的实现结构来降低硬件资源的消耗。二、分布式算法实现结构分析DA算法能用多种的结构来实现,最简单、直观的方法如图1所示。下面,仔细分析一下分布式算法的性能:首先,从图1中可以看出基于DA算法的滤波器,不需要通用乘法器。其次,基于此种结构,由B为输入数据的位宽,完成一次滤波需要B次累加,也即需要B个时钟周期来完成一次运算,所以这种结构的滤波器对处理B较小的系统有比较明显的优势。最后,因为此种结构的滤波器的查找表的大小有阶数N决定,共需个LUT单元,又每个单元的位宽由系数的量化位宽决定,设系数量化位宽是,所以每个单元位宽为(),则共需要()*2N字节