实验五集成逻辑电路的连接和驱动.doc

实验五集成逻辑电路的连接和驱动一、。。。二、实验原理1、TTL电路输入输出电路性质 当输入端为高电平时,输入电流是反向二极管的漏电流,电流极小。其方向是从外部流入输入端。当输入端处于低电平时,经内部电路流出输入端,电流较大,当与上一级电路衔接时,将决定上级电路应具的负载能力。。低电平输出时,允许后级电路灌入电流,随着灌入电流的增加,输出低电平将升高,一般LS系列'ITL电路允许灌入8mA电流,即可吸收后级20个LS系列标准门的灌入电流。。2、系列的输入阻抗可高达1010Q,输入电容在5pf以下,输入高电平通常要求在35V以上,输入低电平通常为15V以下。因CMOS电路的输出结构具有对称性,故对高低电平具有相同的输出能力,负载能力较小,仅可驱动少量的CMOS电路。当输出端负载很轻时,输出高电平将十分接近电源电压:输出低电平时将十分接近地电位。 在高速CMOS电路54/74HC系列中的一个子系列54/74HCT,其输入lU、|λl41ILlUta完全相同,因此在相互取代时,不需考虑电平的匹配问题。3、集成逻辑电路的衔接在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时,前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。可用下列几个表达式来说明连接时所要满足的条件:VOH(前级)注ViEf(后级〉VOL(前级)运Vι(后级) IOH(前级)三rnEf(后级〉IoL(前级)运nxIiL(后级)n为后级门的数目(1)TTL与1TL的连接TTL集成逻辑电路的所有系列,由于电路结构形式相同,电平配合比较方便,不需要外接元件可直接连接,主要的限制是受低电平时负载能力的限制。表5-1列出了74系列TTL电路的扇出系数。表5-174LSOO74ALSOO740074LOO74SOO74LSOO2040540574ALSOO204054057400408010401074LOO1020220174S00501001210012(2)TTL驱动CMOS电路TTL电路驱动CMOS电路时,由于CMOS电路的输入阻抗高,故此驱动电流一般不会受到限制,但在电平配合问题上,低电平是可以的,高电平时有困难,因为TTL电路在空载时,输出高电平通常低于CMOS电路对输入高电平的要求,因此为保证TTL输出高电平时,后级的CMOS电路能可靠工作,通常要外接一个提拉电阻R,如图5·1所示,使输出高电平达到35V以上,R的取值为2~,这时TTL后级的CMOS山路的数日实际上是没有什么限制的。(3)CMOS驱动TTL电路. 图5-1TTL电路驱动CMOS电路CMOS的输出电平能满足TTL对输入电平的要求,而驱动电流将受限制,主要是低电平时的负载能力。表5-3列出了一般CMOS电路驱动πL电路扇出系数,从表中可见,除了74HC系列外的其它CMOS电路驱动TTL的都较低。表5-3LS-TTLL-TTLTTLASL-4001B系列2。2MC14001B系列2O2MM74HC及74HCT系列1020220既要使