基于vhdl语言设计数据采集器.doc

※※※※※※※※※※※※※※※※※※※※※EDA课程设计报告书课题名称基于VHDL语言设计数据采集器姓名学号院、系、部专业指导教师设计任务及要求:设计任务:用VHDL语言设计数据采集器要求:1能显示每路的当前采样值。2能对数据采集系统的各个模块有个正确的仿真。3采集的数据在软件设计的范围内。指导教师签名:年月日二、指导教师评语:指导教师签名:年月日三、成绩验收盖章年月日基于VHDL语言设计数据采集器1设计目的在此次课程设计中,我将通过多方搜集资料与分过这个阶段的研****更清晰地认识数据采集器的原理,同时加深对EDA这款电子设计软件操作的熟练度。利用自主的设计过程来锻炼自己独立思考,分析和解决问题的能力,为我今后的自主学****研究提供具有使用性的经验。、2设计主要内容和要求随着计算机技术的发展与普及,数字设备正越来越多地取代模拟设备,将模拟信号转换成数字信号以及将数字信号转换成模拟信号就成了重要环节。本系统以多路数据的采集及监测为例,介绍了可编程逻辑器件在模数转换、数模转换及数据监控及处理中的设计方法。实现数据采集的方法有很多,如单片机、CPLD、C语言等,但相比各种方法,运用VHDL硬件描述语言开发的数据采集系统具有具有设计方便高效、体积小、功耗低、可靠性高、易于修改、设计周期短等特点。VHDL硬件描述语言采用自顶而下的设计方法可以对模型进行及时修改,以改进系统或子系统的功能,更正设计错误,从而提高目标系统的工作速度,减小面积耗用,降低功耗和成本等。本文介绍了基于Altera公司的集成开发环境MaxplusII,使用VHDL设计开发数据采集系统的基本方法3整体设计方案数据采集系统的设计主要包括数据输入单元、数据处理及监控和数据输出单元。数据输入单元的设计主要是通过ADC0809的常规应用来实现的。ADC0809的CLOCK信号是由外部接入的,没有固定的数值要求,只要足够高就可以了。但是START信号的频率不宜过高,要小于1khz。数据处理及监控单元主要是通过软件来实现,主要包括循环检测与监控模块和数据处理模块。循环检测及监控模块主要实现对输入电压值进行循环检测,将检测值与设定值进行比较。当检测到超出设定电压值时,产生报警信号,并通过数码管显示出当前通道数;数据处理模块主要实现将信号放大2倍、缩小到1/2和保持不变三种处理方式。数据输出单元主要功能就是将处理后的数字信号经过DAC0832再转换为模拟量输出[6-8]。,其具体的实现如图4-1所示,此电路图主要实现将八路输入模拟信号转换为数字信号,为数据处理及监控模块提供输入信号。其中ADC0809的CLOCK信号是由外部输入的。此信号的输入没有固定的要求,只要足够高就可以了,通常信号频率为640KHZ、750KHZ等。ADC0809的START信号也是由外部接入的,但是此信号的频率不宜过高,要小于1KHZ。将ADC0809的输出作为CPLD的输入。ADC0809是一种比较典型的8位8通道逐次逼近式A/D转换器CMOS工艺,可实现8路模拟信号的分时采集,片内有8路模拟选通开关,以及相应的通道地址锁存用译码电路,其转换时间为100μs左右,采用双排28引脚封装[11]。ADC0809的工作过程是:首先输入3位地址,并使ALE=1,将地址存入地址锁存器中。此地址经译码选通8路模拟输入之一到比较器。START上升沿将逐次逼近寄存器复位。下降沿启动A/D转换,之后EOC输出信号变低,指示转换正在进行。直到A/D转换完成,EOC变为高电平,指示A/D转换结束,结果数据已存入锁存器,这个信号可用作中断申请。当OE输入高电平时,输出三态门打开,,转换为数字信号,由可编程逻辑器件读入,再送到DAC0832,将数字信号转换为模拟信号[8]。用可编程逻辑器件实现对ADC0809的控制,由于采用查询信号EOC的方式,所以可达到ADC0809的最高速度(注:ADC0809和DAC0832都不能对负电压进行操作)。主要包括分频模块和ADC控制模块。总体框图如图3-2所示:图中OE为输出允许信号,高电平允许转换结果输出 ;EOC为转换结束信号,为0代表正在转换,1代表转换结束;DIN[7..0]为八路模拟量输入通道;DOUT[7..0]为转换后的八路数字信号输出通道。图4-,选择工作模式是由按键k1来完成的。当k1为0时器件工作于循环检测报警模式,当k1为1时器件工作于数据采集及处理模式。当器件工作于数据采集及处理模式时,fun是用来选