下载此文档

第二章硬件结构课件.ppt

文档分类：IT计算机 | 页数：约39页举报非法文档有奖

1/39

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/39 下载此文档

文档列表 文档介绍

第二章硬件结构体的学****DSP的硬件结构定点DSP与浮点DSP浮点格式用指数形式表示,其动态范围比用小数形式表示的定点格式要大得多,定点DSP中经常要考虑的溢出问题,在浮点DSP中基本上可以不考虑为了保证底数的精度,浮点DSP基本上作成32-bit的,其总线、寄存器、存储器等的宽度也相应是32-bit的浮点DSP的速度更快,尤其是作浮点运算浮点DSP的价格高,开发难度也更大ADSP2100100MHz,10ns指令周期峰值600MFLOPS,连续400MFLOPS4Mbit片内双口SRAM,由核处理器、主机或DMA独立访问DMA控制器支持:14个零开销DMA通道,64bit后台DMA传输,与全速运行的处理器并行特点DSP芯片的运算速度MIPS:每秒执行百万指令MOPS:每秒执行百万次操作MFLOPS:每秒执行百万次浮点操作BOPS:每秒执行十亿次操作特点700Mbytes/sIO速率4GW片外寻址能力6个连接口,,地址宽度24bit(16M寻址空间)40/32bit浮点/32bit桶形移位器2个地址发生器,8个辅助寄存器和2个辅助寄存器计算单元片内DMA控制器,使I/O与CPU并行工作TMS320C30单周期内并行的ALU及乘法指令零开销循环,单周期分支两个外部接口两个串口支持8/16/32bit数据传输两个32bit定时器封装:181脚PGA工艺:1mCMOS

第二章硬件结构课件来自淘豆网www.taodocs.com转载请标明出处.