下载此文档

非常实用的PCB可靠性设计规范(EMC).doc


文档分类:汽车/机械/制造 | 页数:约99页 举报非法文档有奖
1/99
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/99 下载此文档
文档列表 文档介绍
印制电路板设计规范——基本要求目次目次 I前言 VI1 范围 12 规范性引用文件 13 术语和定义 同步动态随机存储器(essMemory) 双倍速率SDRAM(DoubleDataRateSDRAM) 四倍数据流SDRAM(Quad-DataRateSDRAM) 快速随机访问存储器(essmemory) RUMBUSDRAM 抖动(Jitter) 容性耦合(Capacitivecoupling) 感性耦合(Inductivecoupling) 串扰(Crosstalk) 偏斜(Skew) 建立时间(setuptime) 保持时间(holdtime) 传播延迟(Propagationdelay) 飞行时间(Flighttime) 模拟信号(Analogsignal) 数字信号(Digitalsignal) 爬电距离(CreepageDistance): 电气间隙(Clearance) 34 PCB约束规则 物理约束规则 间距 线宽 过孔大小 特殊区域规则 电气约束规则 45 电平和接口 LVTTL LVCMOS GTL/GTL+ GTL特性 GTL+特性 互连拓扑 SSTL 特性 兼容电平(端接方式) HSTL 特性 兼容电平(端接方式) LVDS LVDS参数 LVDSConfigurations PCB走线要求 端接 BLVDS MLVDS PECL LVPECL参数 PECL之间的接口 PCB走线要求 CML CML参数 CML之间的接口 PCB走线要求 LVDS、PECL和CML的接口 LVPECL与LVDS的接口 布局布线要求 216 存储器电路 SDRAM SDRAM引脚说明及结构框图 SDRAM的时序分析及计算 端接 SDRAM的PCB布线要求 DDR DDRSDRAM引脚说明及结构框图 DDR的时序分析及计算 端接 DDR的布线要求 QDRSDRAM QDRSDRAM引脚说明及结构框图 QDR存储器的时序分析及计算 端接 QDR存储器的布局布线要求 FCRAM FCRAM引脚说明及结构框图 FCRAM时序分析及计算 FCRAM端接的选择 FCRAM布局布线要求 RAMBUSDRAM RAMBUSDRAM引脚说明及结构框图 RDRAM的时序要求 RDRAM的布局布线要求 407 时钟电路 时钟电路的基本原理 晶体(crystal)和晶振(oscillator) 时钟驱动器 时钟锁相环 时钟信号的端接 时钟电路的布局 时钟电路的布线 508 模拟和数模混合电路 通用数模混合电路布局布线要求 DAC转换器 DAC转换器原理 PCB设计 ADC转换器原理 ADC转换器原理 PCB设计 音频电路 时钟信号 电源供电电路(地、电源平面的分割) 按键开关噪声 电磁干扰 视频电路 时钟电路 电源供电电路(地/电源平面的分割) 其他布线要求 579 常用电源电路布局布线 线性稳压电源(LDO) 性能指标 电路原理方框图 外围电路布局要求 外围电路布线要求 典型电路分

非常实用的PCB可靠性设计规范(EMC) 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数99
  • 收藏数0 收藏
  • 顶次数0
  • 上传人AIOPIO
  • 文件大小8.47 MB
  • 时间2020-04-28