vhdl加法器 数字逻辑电路课程设计 4bit模9加法器 VHDL实现(含完整源代码!!) 图文.doc

vhdl加法器 数字逻辑电路课程设计_4bit模9加法器_VHDL实现(含完整源代码!!)_图文vhdl加法器数字逻辑电路课程设计_4bit模9加法器_VHDL实现(含完整源代码!!)_图文导读:就爱阅读网友为您分享以下“数字逻辑电路课程设计_4bit模9加法器_VHDL实现(含完整源代码!!)_图文”的资讯,希望对您有所帮助,的支持!b4<='1';b3<='1';b2<='0';b1<='0';waitfor100ns;a4<='0';a3<='0';a2<='0';a1<='1';b4<='1';b3<='1';b2<='0';b1<='1';waitfor100ns;a4<='0';a3<='0';a2<='0';a1<='1';b4<='1';b3<='1';b2<='1';b1<='0';waitfor100ns;a4<='0';a3<='0';a2<='0';a1<='1';b4<='1';b3<='1';b2<='1';b1<='1';waitfor100ns;a4<='0';a3<='0';a2<='1';a1<='0';b4<='0';b3<='0';b2<='0';b1<='0';waitfor100ns;a4<='0';a3<='0';a2<='1';a1<='0';b4<='0';b3<='0';b2<='0';b1<='1';waitfor100ns;a4<='0';a3<='0';a2<='1';a1<='0';b4<='0';b3<='0';b2<='1';b1<='0';waitfor100ns;a4<='0';a3<='0';a2<='1';a1<='0';b4<='0';b3<='0';b2<='1';b1<='1';waitfor100ns;a4<='0';a3<='0&#3