下载此文档

51型MCU数字芯片的设计与验证.doc


文档分类:通信/电子 | 页数:约53页 举报非法文档有奖
1/53
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/53 下载此文档
文档列表 文档介绍
福州大学至诚学院数字集成电路课程设计报告设计题目:51型MCU数字芯片的设计与验证班级:2班专业:微电子姓名:柳青学号:211014338指导老师:王仁平教师评分:日期:目录第1部分课程设计要求 1第2部分51型MCU数字芯片的设计过程 -可制造性设计 30第3部分ASTRO-RAIL分析FFT芯片的功耗和电源完整性 -Rail分析芯片的功耗流程 -Rail分析芯片的电压降和电迁移流程 37第4部分设计心得 41参考文献 ,用Astro工具进行MCU芯片版图设计,MCU芯片项目要求所设计的版图工作频率不低于66MHz,芯片尺寸(包括Pad)不超过2mm×2mm,功耗不超过200mW,根据项目要求选择Synopsys公司超深亚微米布局布线工具Astro对MCU芯片进行版图设计,在版图设计中对减少芯片面积、缩短设计周期、时序收敛、优化扫描链、布线违规修复、消除天线效应、优化功耗、降低电压降和减少电迁移等问题进行分析。基于Astro的版图设计流程[16]和主要步骤如下图1所示,每个步骤在后面都有详细的说明。用Astro工具进行MCU芯片版图设计时需要输入四种文件,分别为:由前端综合生成的网表文件、时序约束文件、。最终设计的MCU芯片版图满足面积、时序、功耗和制造工艺要求,可以进行流片。图1 、从mcu路径调用Astro。2、创建一个设计库,附上参考库,并读取verilog网表。Tool"DataPrep,listIn"VerilogInToCEL…,得到VerilogToCell对话框,选择ReferenceLibrary,添加参考库到列表后,选择Hide。Options,添加完VDD后点击Apply,再添加GND,点击Apply后,选择Hide。填写VerilogToCell对话框中的内容如下图所示,并确保SetCaseSensitive、InitializeHierarchyPreservation、OpenLibraryandCellWhenDone被选中,其余保持默认设置。点击OK后,输入框中显示:,同时设计库和设计单元被打开。3、Library"ShowRefs…,点击Browse选择库名GJJ,然后点击OK,在输入框中可见参考库已导入正确。4、完成初始层次保留。Cell"MarkModuleInstancePreserved…,填写单元名gjj后点击OK。5、添加TLU+电容模型。TeachFile"ITFToTLU+,按照下图设置对话框内容(填写路径时从终端复制较为可靠)。设置完成后点击SanityCheck,在输入框内看到显示如下图说明导入成功,点击OK。6、返回菜单,选择Tool"Astro。7、时序设置。Timing"TimingSetup,在AstroTime(tm)TimingSetup对话框中,设置Parasitics选项如下图所示,然后点击Apply,使TLU+模型可用。设置Model选项为LowEffort,点击Apply。按下图设置Environment选项,然后点击Apply。最后点击Hide隐藏对话框。8、导入SDC文件。先在输入框键入ataRemoveTC,以移除已存在的时序约束,然后选择Timing"Constraints:LoadSDC…,。等待片刻后输入框中显示:

51型MCU数字芯片的设计与验证 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数53
  • 收藏数0 收藏
  • 顶次数0
  • 上传人AIOPIO
  • 文件大小6.85 MB
  • 时间2020-07-10