触发器和时序逻辑电路.ppt

:路按照功能的不同分为两类:组合逻辑电路;时序逻辑电路。第14章触发器和时序逻辑电路时序逻辑电路的特点:它的输出状态不仅决定于当时的输入状态,而且还与电路的原来状态有关,也就是时序逻辑电路具有记忆功能。组合逻辑电路的特点:只由逻辑门电路组成,它的输出变量状态完全由当时的输入变量的组合状态来决定,而与电路的原来状态无关,它不具有记忆功能。触发器是时序逻辑电路的基本单元。大家网:.&G1&G2逻辑图SRQ图形符号基本RS触发器由两个与非门交叉连接而成,它有两个输出端Q和,二者的逻辑状态应相反。这种触发器有两个稳定状态:(1),称为复位状态(0态);(2),称为置位状态(1态);两个输入端和平时固定接高电位,处于1态,当加负脉冲后,由1态变为0态。基本RS触发器的逻辑式大家网:&G1&G2逻辑图当端加负脉冲时,不论触发器的初始状态是1态,还是0态,均有即将触发器置0或保持0态。当负脉冲除去后,触发器的状态保持不变,实现存储或记忆功能,称为直接置0端。当端加负脉冲时,不论触发器的初始状态是1态,还是0态,均有,即将触发器置1或保持1态。当负脉冲除去后,触发器的状态也保持不变。称为直接置1端,大家网:况,即将触发器保持原状态不变。这种输入状态下,当负脉冲除去后,将由各种偶然因素决定触发器的最终状态,因而禁止出现。基本RS触发器的逻辑状态表Q0100111不变00不定大家网:&G3&G4Q&G1&G2RSCP逻辑电路与基本RS触发器不同的是增加了由非门G3和G4组成的导引电路,R和S是置0和置1信号输入端,还有时钟脉冲CP输入端。时钟脉冲CP是一种控制命令,通过导引电路实现对输入端R和S的控制,即当CP=0时,不论R和S端的电平如何变化,G3门和G4门的输出均为1,基本触发器保持原状态不变。大家网:时钟脉冲来到后,即CP=1时,触发器才按R、S端的输入状态来决定其输出状态。可控RS触发器的逻辑式和是直接置0和直接置1端,就是不经过时钟脉冲的控制可以对基本触发器置0或置1,一般用于置初态。在工作过程中它们处于1态。可分四种情况分析CP=1时触发器的状态转换和逻辑功能,如右表所示。可控RS触发器的逻辑状态表Qn+100Qn01110011不定RS可见当输入信号R和S的状态相反时,时钟脉冲来到后,输出Q端的状态总是与S端相同。大家网:SQ不定可控RS触发器的工作波形图(初态Q=0)大家网:.,端与从触发器的R端相连。非门的作用是使两个触发器的时钟脉冲信号反相。它由两个可控RS触发器串联组成,分别称为主触发器和从触发器。J和K是信号输入端,它们分别与和Q构成与逻辑关系,成为主触发器的S端和R端,即SRQ图形符号J1JK1KC1CPQJKCPQSRCP主触发器从触发器1SR逻辑电路大家网:能分析QJKCPQSRCP主触发器从触发器1SR逻辑电路(1)J=1,K=1设时钟脉冲来到之前(CP=0)触发器的初始状态为0。这时主触发器的当时钟脉冲来到后(CP=1),Q端由01,使从触发器的S=1,R=0,当CP从1下跳为0时,非门输出为1,从触发器也翻转为1态,从触发器与主触发器的状态是一致的。反之,设触发器的初始状态为1,同样可分析出,主、从触发器都翻转为0。大家网:/