信号完整性基础知识 中兴张士贤.doc

信号完整性基础知识_中兴张士贤信号完整性基础知识张士贤编写***上海第一研究所前言近年来,通讯技术、计算机技术的发展越来越快,高速数字电路在设计中的运用越来越多,数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信号完整性技术的需求越来越迫切。在中、大规模电子系统的设计中,系统地综合运用信号完整性技术可以带来很多好处,如缩短研发周期、降低产品成本、降低研发成本、提高产品性能、提高产品可靠性。数字电路在具有逻辑电路功能的同时,也具有丰富的模拟特性,电路设计工程师需要通过精确测定、或估算各种噪声的幅度及其时域变化,将电路抗干扰能力精确分配给各种噪声,经过精心设计和权衡,控制总噪声不超过电路的抗干扰能力,保证产品性能的可靠实现。为了满足中兴上研一所的科研需要,我们在去年和今年关于信号完整性技术合作的基础上,克服时间紧、任务重的困难,编写了这份硬件设计培训系列教材的“信号完整性”部分。由于我们的经验和知识所限,这部分教材肯定有不完善之处,欢迎广大读者和专家批评指正。本教材的对象是所内硬件设计工程师,针对我所的实际情况,选编了第一章——导论、第二章——数字电路工作原理、第三章——传输线理论、第四章——直流供电系统设计,相信会给大家带来益处。同时,也希望通过我们的不懈努力能消除大家在信号完整性方面的烦脑。在编写本教材的过程中,得到了沙国海、张亚东、沈煜、何广敏、钟建兔、刘辉、曹俊等的指导和帮助,尤其在审稿时提出了很多建设性的意见,在此一并致谢!张士贤2000年10月31日术语、(SignalIntegrity)信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候具有所必需达到的电压电平数值。(TransmissionLine)传输线是一个网络(导线),并且它的电流返回到地或电源。(CharacteristicImpedance)组成信号传输回路的两个导体之间存在分布电感和分布电容,当信号沿该导体传输时,信号的跃变电压(V)和跃变电流(I)的比值称为特性阻抗(Z0),即Z0=V/I。(Reflection)反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处,但是有一部分被反射了。如果源端与负载端具有相同的阻抗,反射就不会发生。(Crosstalk)串扰是两条信号线之间的耦合。信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。(Overshoot)过冲就是第一个峰值或谷值超过设定电压。对于上升沿是指最高电压,而对于下降沿是指最低电压。过分的过冲能够引起保护二极管工作,导致过早地失效。(Undershoot)下冲是指下一个谷值或峰值。过分的下冲能够引起假的时钟或数据错误(误操作)。(Tpd)。例如,TTL的电路延迟在3~20nS范围。(信号波形的10~90%),通常表示为上升沿(Tr)。器件输出状态从逻辑高电平下降到低电平所需要的时间(信号波形的90~10%),通常表示为下降沿(Tf)。,从低电平到高电平的转换时间与从高电平到低电平的转换时间之间的差别,称为占空比偏斜。TTL和CMOS信号的占空比偏斜问题较为突出,主要是因为其输出的上升沿和下降沿延迟不同。,称为输出到输出偏斜。,造成的不同器件对应引脚之间的信号延迟差别,称为器件到器件偏斜。通常,器件之间的偏差远大于其他类型的偏斜。、地或电源噪声造成阀值电平随时间漂移,从而产生信号延迟的变化。符号和缩略语VOH ——输出高电平VOL ——输出低电平VIH ——输入高电平VIL ——输入低电平VT ——阀值电平VOHMIN ——输出高电平最小值VOLMAX ——输出低电平最大值VIHMIN ——输入高电平最小值VILMAX ——输入低电平最大值IOL ——输出低电平电流IOH ——输出高电平电流目录第1章高速数字系统设计的信号完整性分析导论 7理想的TTL数字信号波形 (或信号不完整) ——地电平(0电平)直流引起的低电平提高 11串扰噪声 .