中山大学数字电路实验九.doc

学院:数据科学与计算机学院专业:软件工程:******学号:*********日期:2018年6月5日实验容:计数器的设计预****报告4、异步触发器:存在触发器逐级延迟问题。同步计数器:各级触发器输出相差小,译码时能避免出现尖峰,但是电路实现较复杂。二、预****报告容1 使用JK触发器设计一个16进制异步加法计数器,并用逻辑分析仪观察并记录CP和每一位的输出波形。真值表:Q3Q2Q1Q000000001001000110100010101100111100010011010101111001**********选用JK触发器,控制函数:J0=K0=1 J1=K1=1J2=K2=1 J3=K3=1 CLK由前一个触发器的输出连接(B0连接外部CLK)proteus仿真从左到右依次为Q0Q1Q2Q3波形图A0为外部CLK,A1-A4分别为Q0Q1Q2Q3,成功实现。容2 使用JK触发器设计一个16进制同步加法计数器,并用逻辑分析仪观察并记录CP和每一位的输出波形。:J0=K0=1 J1=K1=Q0J2=K2=Q0Q1 J3=K3=Q0Q1Q2 所有触发器CLK为同一个Proteus仿真波形图A0为CLK,A1-A4分别为Q0Q1Q2Q3容3 使用JK触发器和门电路设计实现一个二进制四位计数器模仿74LS194功能(详见实验七表二)。要求在实验箱上设计实现左移或右移功能;在proteus软件上实现置零,保持,左移,右移,并行送数功能。功能表逻辑表达式保持:QN+1=QN右移:Q3N+1=Q0,Q2N+1=Q3,Q1N+1=Q2,Q0N+1=Q2左移:Q3N+1=Q2,Q2N+1=Q1,Q1N+1=Q0,Q0N+1=Q3并行送数:Q3N+1=A,Q2N+1=B,Q3N+1=C,Q3N+1=D注意:由于用到了数据选择器,右边的Qn为数据选择器的输出而不是JK触发器的输出 Proteus仿真由于布局的原因,开关为00为并行送数,01为保持,10为左移,11为右移并行送数控制函数为:Jn=Dn,Kn=Dn(D=A、B、C、D)Proteus电路图:A、B、C、D为并行送数的数据保持控制函数为:Jn=Qn,Kn=QnProteus电路图:C)左移J3=Q2,K3=Q2J2=Q1,K2=Q1J1=Q0,K1=Q0J0=Q3,K0=Q3Proteus电路图:D)右移J3=Q2,K3=Q0J2=Q1,K2=Q3 J1=Q0,K1=Q2J0=Q3,K0=Q1Proteus电路图:E)总图: 其中两个74LS153决定了使用哪个功能的四个JK触发器 A接S0,B接S1。三个开关,CL接所有JK触发器的清零端,低电平有效。(具体功能实现由TA检查)容41、用JK触发器和门电路设计一个特殊的12进制同步计数器;2、用逻辑分析仪观察并记录CP和每一位的输出波形。注意:这个12进制同步计数器没有00状态,要考虑自启动状态图0001→0010→0011→0100→0101→0110↑↓1100←1011←1010←1001←1000←0111 (7)使用proteus画出电路图:(8)波形图A0-A3分别是D0D1D2D3,A5为时钟容5 使用Protues实现一个有控制变量D的12进制计数器,并在7段数码管上显示计数结果。将设计同步计数器控制方程JK触发器表达式:D=0时J0=K0=1 J1=K0=Q0 J2=K2=Q1Q0+Q3Q2Q1Q0J3=K3=Q2Q1Q0+Q3Q2Q1Q0D=1时J0=K0=1 J1=K0=Q0J2=K2=Q1Q0+Q3Q2Q1Q0